IC技术圈
致力于建立知识、人的联系
成员列表
期刊
知乎圈子
开源项目
搜索
RSS订阅
视频
EDA在线
首页
成员列表
期刊
知乎圈子(求职咨询、技术问答)
开源项目
搜索
RSS订阅
视频
EDA在线
IC技术圈期刊 文章分类
类别:
FPGA(294)
前端(168)
验证(126)
后端(78)
嵌入式(7)
自动化(14)
模拟(17)
求职就业(143)
管理(7)
软件(20)
按月份
AXI中WRAP边界计算方式
#前端
#总线协议
#AXI
#边界计算
数字IC小站
Verilog代码设计之 “神精匠工”
#前端
#Verilog
硅农
TCP和UDP
#前端
#tcp
#udp
#概念和对比
OpenFPGA
Verilog有什么奇技淫巧?
#前端
#Verilog
硅农
基于CORDIC的加减乘除及三角函数实现
#前端
#CORDIC
探究FPGA
读书笔记 | Design Rot -1
#前端
#IC设计
icsoc
备战秋招[五]-下
#前端
#异步FIFO
摸鱼范式
时钟切换中的glitch
#前端
#时钟切换
#glitch
数字IC小站
“ 一网打尽 ” 二进制、格雷码、独热码编码方式
#前端
#格雷码
#独热码
数字ICer
Verilog实现全并行比较算法
#前端
#Verilog
瓜大三哥
电赛专题 | G题-双路语音同传
#前端
#电子设计大赛
#G题-双路语音同传
数字积木
【世界读书日】:推荐一本Verilog书籍,让技术面先胜半招
#前端
#Verilog
数字芯片实验室
IC前端怎么面?赶紧拿个小本本记下来!附2020最全IC校招薪资!
#求职就业
#前端
#面试流程
#校招
两猿社
常见的AXI总线仲裁器概述
#前端
#总线
#仲裁
数字IC小站
RISC-V发展现状
#前端
#RISC-V发展现状
瓜大三哥
RISC-V资料
#前端
#RISC-V资料
瓜大三哥
如何将算法代码“翻译”成Verilog?
#前端
#Verilog
硅农
数字IC设计工程师的一天是怎么样的?
#求职就业
#前端
硅农
Matlab系列之运算符和标点符号的功能介绍
#前端
#Matlab
#运算符
#标点符号
电子狂人
Matlab系列之程序控制
#前端
#Matlab
#程序控制结构
电子狂人
AXI总线,关于“贩毒交易”“火车”“马匪”的故事<一>
#前端
#AXI总线
#IC验证
#协议
杰瑞IC验证
Linux下VCS和Verdi的联合仿真
#前端
#VCS
#Verdi
数字ICer
AMBA、AHB、APB、AXI总线介绍及对比
#前端
#AXI
#AMBA
#AHB
#APB
数字ICer
有限域的基本概念和质数、不可分解多项式的搜寻算法
#前端
#有限域
#质数
#多项式
icsoc
VCS与Verdi的联合仿真
#前端
#VCS
#Verdi
根究FPGA
通信协议之uart简析
#前端
#uart
数字IC小站
关于 RISC-V 架构下 RTOS 的一些知识
#前端
#RISC-V
#ARM
#RTOS
strongwong
AXI4协议详解(一)
#前端
#AMBA
#AXI4
TechDiary
什么是小黄鸭调试法?
#前端
#ASIC
#FPGA
硅农
硬件设计之 Distributed Arithmetic 一例
#前端
#硬件算法
icsoc
Audio ABC | CD为何是44.1KHz采样率?
#前端
#音频
#采样率
#Audio
icsoc
从零开始写RISC-V处理器
#前端
#RISC-V
数字积木
一种数字delayline的设计方案
#前端
#delayline
#dll
IC小迷弟
AXI4从机写过程的实现
#前端
#AXI4
TechDiary
AXI4从机读过程的实现
#前端
#AXI4
TechDiary
AXI4总线内存式从机的实现
#前端
#AXI4
TechDiary
AXI4总线外设式从机的实现
#前端
#AXI4
TechDiary
如何优化一个设计
#前端
#ASIC
#FPGA
硅农
Latch | Timing Borrowing
#前端
#Design
#Latch
码农的假期
Synopsys全套docker镜像使用指南
#前端
#docker
#EDA软件
#教程
摸鱼范式
IC前端设计技能树及相关资料推荐
#前端
#IC
#前端
#技能树
#推荐
#资料
#书籍
本文给出了IC前端工程师的技能树以及相关书籍推荐,里面推荐的每一份资料和书籍都有下载链接。
IC小迷弟
常用电路设计——“分频电路”
#前端
#数字IC
#前端
#Verilog
#偶数分频
#奇数分频
#小数分频
#求职
#手撕代码
本文分享了数字电路中设计常见的时钟分频电路设计,包括偶数分频、奇数分频、小数分频,除了从Verilog代码的角度给出分频电路的设计思路之外,本文还提供了直接从逻辑电路角度出发的设计方法。
数字IC剑指offer
静态时序分析圣经翻译计划
#前端
#STA
#时序分析
Static Timing Analysis for Nanometer Designs:A Practical Approach
摸鱼范式
数字IC 笔试面试常见题型
#求职就业
#笔试面试
#数字前端
数字IC前端常见面试问题
数字IC小站
Win10 WSL + Linux 开源 EDA(一)
#前端
#开源
#工作环境
本系列文章首先介绍 WSL 的安装和使用技巧,然后尝试在 WSL 的 Linux 发行版上搭建一个完全开源的 EDA 环境,以方便朋友们在一个完全合法的软件环境中去学习和研究 IC 和 EDA 相关的技术。
icsoc
格雷码也不能完全异步处理
#前端
#design
#异步FIFO
异步路径也不是完全就可以不用约束了…
码农的假期
数字IC前端设计/FPGA设计必备知识——“常识”
#前端
#数字IC
#芯片
#fpga
#设计
数字IC/FOGA设计基础知识,各自对照,查漏补缺。
数字IC前端设计学习交流
数字系统仿真验证方法 —— 华山论剑
#前端
#数字IC
#仿真
#验证
#IP设计
数字IP/IC仿真验证方法梳理。
SiliconThink
写Verilog如何做到心中有电路?
#前端
#ASIC
#Verilog
学习Verilog的五个阶段 00:心中无电路,代码无电路 01:心中有电路,代码无电路 10:心中有电路,代码有电路 11:心中无电路,代码有电路 00:心中无电路,代码无电路
硅农
SoC设计之功耗 - RTL功耗计算
#前端
#SoC
#功耗
结合工具介绍RTL功耗计算和优化的概念及方法
老秦谈芯
门控时钟_Clock Gating
#前端
#门控时钟
#Clock Gating
#功耗
本次简要讨论数字IP/IC设计中非常成熟的降功耗技术。
数字IC前端设计学习交流
ARM系列 -- PCSA(一)
#前端
#ARM
#PCSA
在ARM体系中玩转SoC功耗设计
老秦谈芯
ARM系列 -- PCSA(二)
#前端
#ARM
#PCSA
在ARM体系中玩转SoC功耗设计
老秦谈芯
ARM系列 -- 异常和特权
#前端
#ARM
#异常
ARM中的异常和特权
老秦谈芯
低功耗技术(一)动态功耗与静态功耗
#前端
#低功耗技术
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,今天主要介绍一下IC设计中最重要的低功耗技术
Andy的ICer之路
低功耗技术(二)常见的低功耗技术
#前端
#低功耗技术
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,今天主要介绍一下IC设计中最重要的低功耗技术
Andy的ICer之路
如何使用PT对电路进行功耗分析
#前端
#功耗分析
#PT
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,这篇文章主要介绍如何使用PT对电路进行功耗分析,并提供PT脚本
Andy的ICer之路
GVIM中的变量替换
#前端
#GVIM工具使用
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,这篇文章主要介绍GVIM中的变量替换
Andy的ICer之路
从时钟结构上解决multi clock之间的balance矛盾
#前端
#CTS
#时钟
#结构
给出了时钟结构设计的一个小方法,能够避免在CTS阶段多时钟之间的balance矛盾,消除CTS-1902警告,有利于减小clock skew,从而加快时序收敛。
IC小迷弟
ARM系列 --中断(一)
#前端
#ARM
探究ARM中断
老秦谈芯
ARM系列 -- 中断(二)
#前端
#ARM
探究ARM中断
老秦谈芯
ARM系列 -- 中断(三)
#前端
#ARM
探究ARM中断
老秦谈芯
【一】基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列
#前端
#RSA
#蒙哥马利
#IP设计
主要基于FPGA进行相关的硬件设计,也可以采用ASIC,对于硬件初学者来说,是一个很值得学习的地方,包括第八部分相关的加法器的实现;一些算法的硬件实现;一些随机数的产生;抵抗侧信道攻击的算法;SOC相关的AXI总线等;一些密码学的相关知识,如大数模乘、模幂。相关的软件的使用,如Vivado,Verdi,VCS等,语言的掌握,如Verilog,Python,SystemVerilog,C等
摸鱼范式
“硬件加速方法”第四轮MOOC将于2月26日开放
#前端 EDA
#芯片
“芯动力——硬件加速设计方法”是目前MOOC课程中少有的几门讲授工业界主流ASIC、SOC设计技术的课程,于2019年12月在“中国大学MOOC”平台上线,迄今已经完成了三轮授课,选课人数逾6000多人。课程前三轮好评度为4.8星。第四轮课程即将于2月26日开课,欢迎对数字芯片设计与FPGA设计技术感兴趣的同学选课!本轮依然会为成绩最高分的同学送出奖品,具体奖品请后续关注课程公告。
网络交换FPGA
CDC(一) 总线全握手跨时钟域处理
#前端
#前端
#CDC跨时钟域
本文以一个总线全握手跨时钟域处理为例解析,单bit和多bit跨时钟处理。这里需要注意是多bit含义比较广泛和总线不是一个概念,如果多个bit之间互相没有任何关系,其实,也就是位宽大于1的单bit跨时钟处理问题,如果多个bit之间有关系,作为一个整体,那么我们就叫做总线。因此,大家常说的“多bit跨时钟处理”也就是总线跨时钟处理。
FPGA自习室
CDC(二) 单bit 脉冲跨时钟域处理
#前端
#CDC跨时钟域
在设计脉冲同步器电路时有一个易错点,就是少了图中的红色椭圆的D触发器,这会可能导致脉冲同步器同步失败。这是因为脉冲展宽后信号是组合逻辑直接进行了单bit同步器(s2d sync)跨时钟域处理,而组合逻辑输出是有毛刺的,这样单bit同步器可能会采到毛刺导致多采现象。
FPGA自习室
使用Verdi的小技巧(二)
#前端
#eda工具技巧
#verilog仿真
用Verdi分析Verilog仿真的信号调度。
icsoc
低功耗技术(三)UPF的使用
#前端
#UPF
#低功耗
介绍UPF的基本使用
Andy的ICer之路
如何写出高覆盖率的Verilog代码?
#前端
#ASIC
#Verilog
芯片前端工程中,测试验证的核心理念:以提高覆盖率为核心。
硅农
ARM系列 -- ACE(一)
#前端
#ARM
#ACE
一起来看看ACE吧
老秦谈芯
ARM系列 -- ACE(二)
#前端
#ARM
#ACE
一起来看看ACE吧
老秦谈芯
ARM系列 -- ACE(三)
#前端
#ARM
#ACE
一起来看看ACE吧
老秦谈芯
数据存储和传输的大小端问题
#验证
#前端
吃茶叶蛋的时候,你会先磕破鸡蛋比较小的那一端,还是比较大的那一端?
杰瑞IC验证
AXI协议-写控制逻辑
#前端
#ASIC
#AXI
只写有用的文章。
数字电路IC
数字IC校招笔试面试题汇总
#前端 #笔试题#面试题
一网打尽校招笔试面试,助你拿offer!
数字ICer
数字IC设计前端必读书籍
#FPGA
#数字IC
#前端
本文将从简单到复杂的顺序依次列出数字IC设计需要阅读的书籍。
ZYNQ
MAC层帧上CPU通路设计相关问题分析
#前端
#设计
接口设计中关于包编辑的一些思考
数字芯片设计工程师
ARM系列 -- AXI(二)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(三)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(四)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(五)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
如何写出让同事无法维护的Verilog代码?
#前端
#ASIC
#Verilog
对,你没看错,本文就是教你怎么写出让同事无法维护的代码。
硅农
DC基础学习(一)
#前端
#综合
#DC
DC基础学习
Andy的ICer之路
DC基础学习(二)Synthesis Flow1
#前端
#综合
#DC
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(三)Synthesis Flow2
#前端
#综合
#DC
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(四)综合优化的三个阶段
#前端
#综合
#DC
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(五)Verilog语言结构到门级的映射1
#前端
#综合
#DC
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(六)Verilog语言结构到门级的映射2
#前端
#综合
#DC
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
芯片行业哪些人能达到年薪百万?
#求职就业
#验证
#IC验证
#就业
#求职
#芯片
#秋招
#薪资
#前端设计
芯片行业薪资大揭秘,看看你的上限在哪里!
OpenIC
芯片设计之CDC异步电路(三)
#前端
#ASIC
#CDC
二进制码的最高位作为格雷码的最高位;二进制码的高位、次高位相异或得到次高位格雷码;格雷码其余位依此类推;
全栈芯片工程师
数字IC设计知识结构
#前端
#数字IC知识结构
#前端
#后端
#验证
IC 定义,芯片各个节点分工,数字IC设计全流程:前端设计 、物理实现 和功能验证,总结知识结构。
FPGA自习室
低功耗设计方法
#前端
#Low power
这是系列文章,介绍了低功耗设计的常用方法及具体实现方式
数字IC小站
使用Verdi的小技巧(三)
#前端
#EDA工具
#Verdi
数字信号在Verdi中的模拟化呈现。
icsoc
高级综合优化选项一:ungroup
#前端
#综合
高级综合优化选项系列,聊一聊如何优化设计。
ExASIC
芯片设计:基于Verilog的TCAM硬件实现
#前端
#芯片设计
#TCAM
通常TCAM/CAM是有对应的ram mem 库的,但是芯片设计过程中对于比较小的查表,我们完全可以使用寄存器搭建一个TCAM/CAM. 还可以做的更加灵活,这就类似于寄存器搭建RAM一样
FPGA自习室
Verilog基础(上)
#前端
#Verilog基础
本文主要讲述日常在RTL Coding 时高频出现的几个关键词,熟练掌握不仅可以使得代码简洁,而且效率也可以大大提升。本文介绍的关键词有:parameter、localparam、`define、`ifdef `else `endif generate、for、function和`include。
FPGA自习室
高级综合优化二:状态机编码转换
#前端
#综合
一起来看看综合时怎么优化状态机编码
ExASIC
B站UP主耗时半年纯手工拼晶体管自制成功 CPU,自制CPU到底难不难?
#前端
OpenIC
芯片可靠性介绍
#前端
#IC验证
#就业
#求职
#芯片
#秋招
OpenIC
科普 | 人工智能(AI)芯片大乱斗
#前端
#验证
#就业
#求职
#芯片
#秋招
#薪资
OpenIC
中芯国际Q2财报亮眼,半导体下半年走向何方?
#前端
#IC验证
#就业
#求职
#芯片
#秋招
#薪资
近日,各大半导体公司纷纷发布了第二季度的财报,而备受瞩目的国内半导体制造领域“一哥”中芯国际也在8月5日公布了财报:第二季度销售收入超13亿美元,毛利率超30.1%,各项财务指标均好于预期。在财报公布后,中芯国际全年营收成长和毛利率上调为约30%。
OpenIC
芯片设计:预取FIFO的Verilog硬件实现
#前端
#芯片设计
#FWFT
#FIFO
在原有的FIFO的基础上增加使能控制器和输出寄存器单元也就是FWFT Adapt逻辑 。其中使能控制器完成普通FIFO和FWFT FIFO 的rd和empty的转换。输出寄存器则是直接连接FIFO/RAM输出的数据作为最终FWFT FIFO的读数据rdata。
FPGA自习室
SOC设计之RapidIO总线
#前端
#总线
数字ICer
Library Compiler .lib转.db
#前端
#Library Compiler
全栈芯片工程师
SOC设计之PCIe总线
#前端
#总线
数字ICer
SOC设计之SPI总线
#前端
#总线
数字ICer
SOC设计之I2C总线
#前端
#总线
数字ICer
AXI总线知多少?
#前端
#AMBA总线
芯片设计工程师
ARM系列 -- CHI(一)
#前端
#ARM
#CHI
一起来研究CHI协议
老秦谈芯
ARM系列 -- CHI(三)
#前端
#ARM
#CHI
一起来研究CHI协议
老秦谈芯
ARM系列 -- CHI(四)
#前端
#ARM
#CHI
一起来研究CHI协议
老秦谈芯
ARM系列 -- CHI(五)
#前端
#ARM
#CHI
一起来研究CHI协议
老秦谈芯
跨时钟域的方法--MCP方式个人理解
#前端
#跨时钟域
#SoC设计
跨时钟域传输的方式
数字IC小站
代码不规范会有多惨?
#前端
代码不规范的代价可能是巨大的
IC小迷弟
SDC 设计
#前端
#SDC
#ASIC
ASIC / FPGA SDC 入门、进阶总结
数字电路IC
https://mp.weixin.qq.com/s/kqsBDwjL7jOxmRMK4tsKiw
#前端
#半导体
#资讯
#芯片
#秋招
#薪资
#前端设计
据环球网引述韩国《经济日报》消息,美国商务部长雷蒙多在半导体高峰会上宣称,美国政府需要更多有关芯片供应链的信息,以“提高处理危机的透明度,并确定导致短缺的根本原因”。美国要求相关企业在45天内,缴出公司相关数据,包括库存、销售及客户等商业机密,这样的要求将使公司陷入困境。
OpenIC
芯片(IC)在5-10年后还会像现在这样火吗?
#前端
#半导体
#资讯
#芯片
#秋招
#薪资
#前端设计
关于芯片行业能火多久,我曾无数次被问到这个问题,今天就来展望一下半导体的前景和钱景。
OpenIC
芯片(IC)在5-10年后还会像现在这样火吗?
#前端
#半导体
#资讯
#芯片
#秋招
#薪资
#前端设计
数字IC设计是一个很大的范畴,很多概念也容易混淆,对于应届生来说,不仅要面对选设计、验证、DFT职位方向问题,同样也要考虑不同芯片的市场前景。
OpenIC
做IP设计是一个非常幸福的岗位
#前端
#ASIC
#芯片职场
硅农
【资料库】数字ic前端后端验证
#前端
#资料库
#前端
#后端
#验证
分享一些从网上搜集的数字ic前端后端验证学习资料,内含UVM学习、版图实训、电路设计、Verilog RTL实践、VCS学习、SRAM、Perl、DFT了解,以及一些经验之类的分享
电子狂人
验证的重要性||验证的成本
#前端
#通识
摸鱼范式
verdi实用技巧
#前端 verdi
数字ICer
IC设计中值得解决的小问题(一)
#前端
#ic设计
#ic技巧
#vim
IC设计中值得解决的小问题之vim打开lib文件的语法高亮。
icsoc
IC职场说——入职4个月数字IC前端设计师兄谈芯片前景(篇二)
#前端
#数字IC
#就业形式
#芯片发展
你怎么看待芯片的发展?今年特别火,还能火几年?现在转行学数字IC,明年就业形势还明朗吗?
IC媛
芯片后仿及SDF反标
#前端
#后仿
数字ICer
ARM系列 -- 虚拟化(一)
#前端
#ARM
一起研究ARM虚拟化
老秦谈芯
ARM系列 -- 虚拟化(二)
#前端
#ARM
一起研究ARM虚拟化
老秦谈芯
ARM系列 -- 虚拟化(三)
#前端
#ARM
一起研究ARM虚拟化
老秦谈芯
ARM系列 -- 虚拟化(四)
#前端
#ARM
一起研究ARM虚拟化
老秦谈芯
ARM系列 -- 虚拟化(五)
#前端
#ARM
一起研究ARM虚拟化
老秦谈芯
DC 综合教程
#前端
#DC
#Design Compiler
#综合
#综合教程
#IC设计
详细、完善、细节的DC 综合教程。
数字IC与硬件设计的两居室
VCS+Verdi 仿真流程
#前端
#VCS
#Verdi
#IC仿真工具
#IC仿真流程
本教程不再介绍 VCS 或 Verdi 的工作原理(因为也不会),重点介绍工具的使用。所以,本节先不负责任、不给解释的给出 VCS+Verdi 的仿真流程,使用到的脚本文件可以供学者直接调用,进行快速仿真。
数字IC与硬件设计的两居室
fsdb实用技巧
#前端
#verdi
数字ICer
与门变或门,或门变与门
#前端
#后端
掌握常见逻辑门的等价变换是手工做网表ECO重要技能。比如,与门和或门的互换、与/或跟选择器的互换、DFF的SET和RESET互换、DFF上升沿和下降沿的互换等。下面介绍与门和或门的互换方法。
ExASIC
IC设计中值得解决的小问题(一)
#前端
#IC设计
IC设计中的见微知著。
icsoc
【译文】【第一章①】Mindshare PCI Express Technology 3.0
#前端
#PCIE
#译文
欢迎参与 《Mindshare PCI Express Technology 3.0 一书的中文翻译计划》 https://gitee.com/ljgibbs/chinese-translation-of-pci-express-technology
摸鱼范式II芯片验证之路
低功耗设计之 isolation cell
#前端
#低功耗设计
数字ICer
低功耗设计之 level shifter
#前端
#低功耗设计
数字ICer
RISC-V指令集架构的由来
#前端
#cpu
#risc-v
本文主要介绍RISC-V指令集架构的发展由来
码农的假期
我2021秋招经历——IC设计
#前端
#IC设计
#秋招
#经验分享
2022届器件研究方向硕士分享21年秋招转行IC的经历!
ICer消食片
数字IC设计中的重要考虑因素
#前端
#IC设计
#ASIC
描述了芯片设计中的时序参数,亚稳态,时钟偏移问题,以及在设计过程中应考虑到面积、速度和功耗的关系。
FPGA算法工程师
芯片开发必备工具 | 正则表达式(RegularExpression)使用指南
#前端
#SystemVerilog
#UVM
#芯片验证
在芯片开发过程中,正则表达式的使用非常常见。初次上手晦涩难懂,多用几次爱不释手!本文将概述正则表达式以及实用的匹配规则,并给出使用表达式的辅助工具:CheatSheet和在线测试工具。获取全文高清图片,可在公众号后台直接回复“正则表达式”获得下载链接。
芯片学堂
SOC设计之MIPI I3C
#前端
#soc
数字ICer
ARM Mali GPU | G710、G610、G510、G310
#前端
数字ICer
热爱芯片行业是一种怎样的体验?
#求职就业
#芯片
#求职
#前端设计
#职业发展
时至今日,我开始慢慢的发觉我对芯片行业的热爱有多么深切。回首自己的职业生涯历程,热爱这件事,不是一蹴而就的。
OpenIC
漫谈FIFO-深度
#前端
#FIFO
#同步FIFO
#异步FIFO
#前端
最近加的群里面有些萌新在进行讨论FIFO的深度的时候,觉得FIFO的深度计算比较难以理解。所以特出漫谈FIFO系列,会涉及到FIFO的深度计算、同步/异步FIFO的设计等。
IC解惑君
X86 CPU指令集的发展史
#前端
#FE
#CPU
#指令集
一问读懂国内外X86 CPU指令集公司的发展与现状
码农的假期
平头哥开源项目wujian100_open | 基于VCS+Verdi的仿真
#前端
数字ICer
平头哥开源项目wujian100_open | 基于synplify+vivado生成bitfile
#前端
数字ICer
ARM Mali GPU | G710、G610、G510、G310
#前端
数字ICer
MyHDL,体验一下“用python设计电路”
#软件
#EDA
#myhdl
#前端设计
用myhdl写了一个模块,里面有两个计数器:cnt1从0计到9,当cnt1=9时,cnt2从0计到4。不仅可以输出verilog,还可以仿真产生vcd和看波形。
ExASIC
SystemVerilog中格式化输出域宽(field width)如何设置
#前端
#SystemVerilog
#Field Width
在使用$display等方法格式化显示数据时,经常需要指定显示数据的对齐方式,一般情况下会在百分号(%)和指定基数之间通过指定域宽(field width)实现要显示数据的对齐格式。本文将示例field width在格式化显示中的使用方法。
硅芯思见
用spinal生成了一个计数器
#前端
#spinalhdl
写verilog不就是时序逻辑和组合逻辑嘛,counter正是一个很好的hello world例子。
ExASIC
使用Verdi的小技巧(四)
#前端
#Verdi
#仿真
EDA工具Verdi使用小技巧
icsoc
ARM的前世今生
#前端
#行业
深入剖析ARM发展史
码农的假期
SOC基础学习(二)流水线与冒险
#前端
#SOC
#IC设计
#流水线
#冒险
SOC基础学习(二)流水线与冒险
Andy的ICer之路
怎么设计一个Gfree mux电路(含代码)
#前端
#gfree mux
gfree mux的代码设计
数字IC小站
ICG
#前端
#icg
#asic
#低功耗
我们真正理解ICG吗?
精进攻城狮
时钟门控clock gating
#前端
#低功耗设计
#时钟门控
时钟是同步数字系统中的周期性同步信号,约占整个系统总功耗的40%。 芯片的中的功耗主要分为两部分:静态功耗(Static Power)和动态功耗(Dynamic Power)。所谓动态功耗,主要是由于信号的翻转从而导致器件内部的寄生RC充放电引起的
FPGA自习室
Verilog实现可参数化的带优先级的数据选择器
#前端
#数据多路选择器
#参数化设计
在FPGA设计中,大部分情况下我们都得使用到数据选择器。并且为了设计参数化,可调,通常情况下我们需要一个参数可调的数据选择器,比如M选1,M是可调的参数。
FPGA自习室
IC研发常用英文术语缩写
#验证
#前端
#后端
#求职就业
记录一些常用的IC术语
ICer消食片
SOC基础学习(三)高速缓存Cache1
#前端
#SOC
#IC设计
#Cache
SOC基础学习(三)高速缓存Cache1
Andy的ICer之路
SOC基础学习(四)高速缓存Cache2
#前端
#SOC
#IC设计
#Cache
SOC基础学习(四)高速缓存Cache2
Andy的ICer之路
arm系列 -- 电源和时钟管理
#前端
#ARM
#Power
探究ARM的电源和时钟管理
老秦谈芯
从APU到ZPU,你认识几个处理器?
#前端
#处理器
#CPU
#GPU
#TPU
#NPU
#DPU
带你快速了解从A到Z的各种PU,方便下次技术交(chui)流(niu)的时候,能插上几句话!
ICer消食片
dc约束中的multi scenarios(多场景)
#前端
#综合
我们在做MCU芯片的时候,经常遇到PAD复用。有一种情况比较特殊:一个PAD在一个场景下用作时钟输入,另一个场景下用作数据的输入。这样的话,我们需要为这个PAD创建两组约束。
ExASIC
【手撕代码】超硬核,华为手撕代码题汇总(强烈推荐)!
#前端
#手撕代码
去年秋招华为面试过程遇到的手撕代码汇总!
IC媛
复位、异步复位、同步复位
#前端 复位Resetn
复位逻辑为电路提供了良好的初始化状态, 所以复位是电路中最重要的模块之一。
IC解惑君