IC技术圈期刊

主要基于FPGA进行相关的硬件设计，也可以采用ASIC，对于硬件初学者来说，是一个很值得学习的地方，包括第八部分相关的加法器的实现；一些算法的硬件实现；一些随机数的产生；抵抗侧信道攻击的算法；SOC相关的AXI总线等；一些密码学的相关知识，如大数模乘、模幂。相关的软件的使用，如Vivado，Verdi，VCS等，语言的掌握，如Verilog，Python，SystemVerilog，C等

摸鱼范式

“硬件加速方法”第四轮MOOC将于2月26日开放

#前端 EDA #芯片

“芯动力——硬件加速设计方法”是目前MOOC课程中少有的几门讲授工业界主流ASIC、SOC设计技术的课程，于2019年12月在“中国大学MOOC”平台上线，迄今已经完成了三轮授课，选课人数逾6000多人。课程前三轮好评度为4.8星。第四轮课程即将于2月26日开课，欢迎对数字芯片设计与FPGA设计技术感兴趣的同学选课！本轮依然会为成绩最高分的同学送出奖品，具体奖品请后续关注课程公告。

网络交换FPGA

CDC(一) 总线全握手跨时钟域处理

#前端 #前端 #CDC跨时钟域

本文以一个总线全握手跨时钟域处理为例解析，单bit和多bit跨时钟处理。这里需要注意是多bit含义比较广泛和总线不是一个概念，如果多个bit之间互相没有任何关系，其实，也就是位宽大于1的单bit跨时钟处理问题，如果多个bit之间有关系，作为一个整体，那么我们就叫做总线。因此，大家常说的“多bit跨时钟处理”也就是总线跨时钟处理。

FPGA自习室

CDC(二) 单bit 脉冲跨时钟域处理

#前端 #CDC跨时钟域

在设计脉冲同步器电路时有一个易错点，就是少了图中的红色椭圆的D触发器，这会可能导致脉冲同步器同步失败。这是因为脉冲展宽后信号是组合逻辑直接进行了单bit同步器（s2d sync）跨时钟域处理，而组合逻辑输出是有毛刺的，这样单bit同步器可能会采到毛刺导致多采现象。

FPGA自习室

使用Verdi的小技巧（二）

#前端 #eda工具技巧 #verilog仿真

用Verdi分析Verilog仿真的信号调度。

icsoc

低功耗技术（三）UPF的使用

#前端 #UPF #低功耗

介绍UPF的基本使用

Andy的ICer之路

如何写出高覆盖率的Verilog代码？

#前端 #ASIC #Verilog

芯片前端工程中，测试验证的核心理念：以提高覆盖率为核心。

硅农

ARM系列 -- ACE（一）

#前端 #ARM #ACE

一起来看看ACE吧

老秦谈芯

ARM系列 -- ACE（二）

#前端 #ARM #ACE

一起来看看ACE吧

老秦谈芯

ARM系列 -- ACE（三）

#前端 #ARM #ACE

一起来看看ACE吧

老秦谈芯

数据存储和传输的大小端问题

#验证 #前端

吃茶叶蛋的时候，你会先磕破鸡蛋比较小的那一端，还是比较大的那一端？

杰瑞IC验证

AXI协议-写控制逻辑

#前端 #ASIC #AXI

只写有用的文章。

数字电路IC

数字IC校招笔试面试题汇总

#前端＃笔试题＃面试题

一网打尽校招笔试面试,助你拿offer！

数字ICer

数字IC设计前端必读书籍

#FPGA #数字IC #前端

本文将从简单到复杂的顺序依次列出数字IC设计需要阅读的书籍。

ZYNQ

MAC层帧上CPU通路设计相关问题分析

#前端 #设计

接口设计中关于包编辑的一些思考

数字芯片设计工程师

ARM系列 -- AXI（二）

#前端 #ASIC #ARM

来看看AXI协议吧

老秦谈芯

ARM系列 -- AXI（三）

#前端 #ASIC #ARM

来看看AXI协议吧

老秦谈芯

ARM系列 -- AXI（四）

#前端 #ASIC #ARM

来看看AXI协议吧

老秦谈芯

ARM系列 -- AXI（五）

#前端 #ASIC #ARM

来看看AXI协议吧

老秦谈芯

如何写出让同事无法维护的Verilog代码？

#前端 #ASIC #Verilog

对，你没看错，本文就是教你怎么写出让同事无法维护的代码。

硅农

DC基础学习（一）

#前端 #综合 #DC

DC基础学习

Andy的ICer之路

DC基础学习（二）Synthesis Flow1

#前端 #综合 #DC