SystemVerilog硬件设计:RTL设计和验证
【印】瓦伊巴夫·塔拉特,【译】孙健、魏东
本书介绍了SystemVerilog常用的语法结构,同时通过大量示例介绍了SystemVerilog在设计验证领域的应用。原书作者瓦伊巴夫·塔拉特是一名企业导师,也是一名资深数字电路工程师,在数字电路设计验证领域具有丰富的工作经验,书中很多示例都来自于作者多年的工作经验积累。本书没有涉及深奥枯燥的理论,语法结构紧密结合示例,同时大量示例代码都给出了对应的电路结构,语言深入浅出,特别适合期望使用SystemVerilog进行设计验证的初学者阅读学习,同时本书也可供有工作经验的工程师查阅,书中一些示例也适用于工程师日常的工作。
SystemVerilog硬件设计:RTL设计和验证
【印】瓦伊巴夫·塔拉特,【译】孙健、魏东
本书介绍了SystemVerilog常用的语法结构,同时通过大量示例介绍了SystemVerilog在设计验证领域的应用。原书作者瓦伊巴夫·塔拉特是一名企业导师,也是一名资深数字电路工程师,在数字电路设计验证领域具有丰富的工作经验,书中很多示例都来自于作者多年的工作经验积累。本书没有涉及深奥枯燥的理论,语法结构紧密结合示例,同时大量示例代码都给出了对应的电路结构,语言深入浅出,特别适合期望使用SystemVerilog进行设计验证的初学者阅读学习,同时本书也可供有工作经验的工程师查阅,书中一些示例也适用于工程师日常的工作。