IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 文章分类

类别： FPGA(364) 前端(228) 验证(168) 后端(128) 嵌入式(9) 自动化(21) 模拟(23) 求职就业(163) 管理(11) 软件(26) 按月份
静态时序分析圣经翻译计划
#前端  #STA  #时序分析 
Static Timing Analysis for Nanometer Designs:A Practical Approach
摸鱼范式
什么是STA静态时序分析，有什么作用？【FPGA/数字IC笔试面试】
#FPGA  #数字IC  #秋招  #sta静态时序分析 
STA静态时序分析（Static Timing Analysis）
FPGA探索者
Vivado如何计算关键路径的建立时间裕量？（理论分析篇）
#FPGA  #时序分析 
理论分析VIVADO对建立时间的分析方法，短文
FPGA LAB
Vivado如何计算关键路径的建立时间裕量？（实践篇）
#FPGA  #时序分析 
VIVADO对建立时间分析的示例
FPGA LAB
Vivado如何计算关键路径的保持时间裕量？
#FPGA  #时序分析 
保持时间
FPGA LAB
FPGA时序分析、约束专题课视频回顾
#FPGA  #FPGA时序分析  #FPGA时序约束  #学习视频 
通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并推动fitter的逻辑布局，从而满足您的时序设计目标。本视频从基础的数字电路出发，逐步引入时序的概念，了解时序的重要性，理解时序的基本分析方法，掌握时序约束和时序分析的方法。通过对电路的改善，使电路能够满足时序要求。
FPGA技术江湖
【静态时序分析】如何寻找时序路径的起点与终点
#FPGA  #时序分析 
如何寻找时序路径的起点与终点
FPGA LAB
FPGA STA(静态时序分析)
#FPGA  #静态时序分析  #时延要求  #验证 
静态时序分析简称STA，它是一种穷尽的分析方法。它依照同步电路设计的要求。依据电路网表的拓扑结构，计算并检查电路中每个DFF（触发器）的建立和保持时间以及其它基于路径的时延要求是否满足。STA作为FPGA设计的主要验证手段之中的一个，不需要设计者编写测试向量，由软件自己主动完毕分析，验证时间大大缩短，测试覆盖率可达100%。
FPGA技术江湖