IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 文章分类

类别: FPGA(213) 前端(114) 验证(64) 后端(53) 嵌入式(3) 自动化(8) 模拟(13) 求职就业(100) 管理(6) 软件(7) 按月份
Xilinx面向网络和云加速推出的新产品--Versal Premium
#FPGA  #Xilinx  #Versal Premium 
FPGA技术联盟
一文掌握FPGA硬件逻辑和数字IC中笔试面试常考的分频问题
#求职就业  #笔试面试  #FPGA  #分频 
精进攻城狮
为什么推荐使用XPM?
#FPGA  #XPM  #IP 
科学计算technomania
FPGA是网络交换领域的不二选择
#FPGA  #网络交换  #路由器 
网络交换FPGA
Verilog实现--序列检测器、自动饮料售卖机
#FPGA  #Verilog 
FPGA开源工作室
【集创赛】基于arm处理器的SOC设计【1】
#FPGA  #SOC设计  #ARM 
数字积木
Vivado Tcl 脚本编译工程
#自动化  #TCL  #FPGA 
FPGA开源工作室
影响FPGA时序的进位链(Carry Chain), 你用对了么??
#FPGA  #组合逻辑设计  #优化延时 
科学计算technomania
留守在家,如何提升和精进FPGA设计能力?
#FPGA  #入门技巧  #资料推荐 
网络交换FPGA
大家一致避免使用的锁存器为什么依然存在于FPGA中?我们对锁存器有什么误解?
#FPGA  #latch 
科学计算technomania
手撕FIFO之FPGA硬件逻辑和数字IC中笔试面试常考的FIFO问题
#求职就业  #笔试面试  #FPGA  #同步FIFO  #异步FIFO 
精进攻城狮
基于FPGA的直方图拉伸
#FPGA  #视频/图像 
FPGA开源工作室
FPGA设计中大位宽、高时钟频率时序问题调试经验总结
#FPGA  #调试  #代码风格  #SDC 
网络交换FPGA
基于FPGA的低延迟实时雷达脉冲压缩处理方法
#FPGA  #雷达 
FPGA开源工作室
Verilog几个这样的写法
#FPGA  #Verilog 
硅农
硬件定制的TOE也是美股频繁熔断的原因之一吗?
#FPGA  #TOE  #高频交易  #数据中心 
网络交换FPGA
动态相位调节(DPA)
#FPGA  #SelectIO  #IDELAY  #ISERDES 
瓜大三哥
最强加密算法?AES加密详解!
#FPGA  #AES算法 
两猿社
影响FPGA时序的进位链(Carry Chain), 你用对了么?
#FPGA  #进位链 
科学计算technomania
ZYNQ | 学习路线
#FPGA  #ZYNQ 
ZYNQ
Vivado中jobs和threads的区别?选择多个jobs能加快实现速度么?
#FPGA  #Vivado  #多线程 
科学计算technomania
用PyPI来发布FPGA Overlays
#FPGA  #Python  #PYNQ  #ZYNQ 
PYNQ开源社区
业界第一个真正意义上开源100 Gbps NIC Corundum介绍
#FPGA  #NIC  #开源 
网络交换FPGA
FIFO阈值设置及深度计算原理
#FPGA  #FIFO深度计算 
FPGA自习室
千兆以太网(4):发送——ODDR原语和Wireshark抓包工具
#FPGA  #千兆以太网 
FPGA开源工作室
数字IC和FPGA工程师岗位职责和要求
#求职就业  #SoC  #FPGA 
精进攻城狮
FPGA千兆网UDP通信
#FPGA  #UDP  #通信 
OpenFPGA
你要的FPGA&ASIC面试题船新版本!!!
#求职就业  #笔试面试  #FPGA  #ASIC 
硅农
【干货】八小时超长视频教你掌握FPGA时序约束!
#FPGA  #时序约束 
网络交换FPGA
FPGA/ASIC笔试面试题集锦(1)知识点高频复现练习题
#求职就业  #笔试面试  #FPGA/ASIC 
FPGA LAB
肝了2w字长文,教你如何写好状态机
#FPGA  #状态机  #FSM  #ZYNQ 
ZYNQ
基于FPGA的伪随机序列发生器设计
#FPGA  #LFSR 
FPGA开源工作室
xilinx FFT IP的介绍与仿真
#FPGA  #FFT 
FPGA开源工作室
【源码实战】你要的时序约束实例演示视频来了!
#FPGA  #时序约束  #视频 
网络交换FPGA
【干货】三小时独家视频详解玩转Vivado IP核秘诀!
#FPGA  #Vivado IP核  #视频 
网络交换FPGA
免费共享 | AD936x 相关资料吐血整理
#FPGA  #ZYNQ  #AD9361  #Verilog 
ZYNQ
Xilinx 7系列FPGA入门级图像处理-完整版V1
#FPGA  #图像处理 
OpenFPGA
基于FPGA的网口通信设计(完结)
#FPGA  #网络通信 
OpenFPGA
【集创赛】基于arm处理器的SOC设计【2】
#FPGA  #SOC  #arm 
数字积木
肝了40张图,搞定千兆以太网,这一篇就够了
#FPGA  #千兆以太网  #TCP/IP  #ZYNQ 
ZYNQ
FPGA设计心得(9)基于DDS IP核的任意波形发生器设计
#FPGA  #DDS 
FPGA LAB
一个小型RISC-V开源处理器核介绍!
#FPGA  #RISC-V  #SOC 
数字积木
FPGA DNA加密
#FPGA  #加密 
瓜大三哥
使用SystemVerilog简化FPGA中的接口
#FPGA  #SystemVerilog  #简化接口 
科学计算Tech
什么是小黄鸭调试法?
#前端  #ASIC  #FPGA 
硅农
国产FPGA概况
#FPGA  #国产  #概况 
OpenFPGA
基于FPGA的数字表示
#FPGA  #数字  #小数 
OpenFPGA
【重磅干货】手把手教你动态编辑Xilinx FPGA内LUT内容
#FPGA  #LUT  #动态编辑 
网络交换FPGA
FPGA设计心得(10)关于行为仿真的一点观点
#FPGA  #行为仿真 
FPGA LAB
【集创赛】arm杯国奖作品推荐--技术文档!
#FPGA 
数字积木
AXI总线详解
#FPGA  #AXI 
OpenFPGA
揭秘Xilinx FPGA的ECO功能
#FPGA  #xilinx  #FPGA  #ECO 
瓜大三哥
【集创赛】arm杯国奖作品推荐--作品介绍!
#FPGA  #arm  #soc 
数字积木
Edit Xilinx GTH Transciver base 10GbaseR from 32bits to 16bits
#FPGA  #xilinx  #transceiver 
数字芯片设计工程师
如何优化一个设计
#前端  #ASIC  #FPGA 
硅农
HarmonyOS网址大全以及资料获取(不断更新中......)
#FPGA  #HarmonyOS  #鸿蒙  #开源 
ZYNQ
非科班出生面试血泪教训
#求职就业  #FPGA  #ic 
精进攻城狮
Virtex7 Microblaze下DDR3测试
#FPGA  #DDR3  #Microblaze 
科学计算Tech
glitch-free clock switching circuit
#FPGA 无毛刺时钟切换 
根究FPGA
Xilinx 7系列时钟结构
#FPGA  #BUFG  #BUFR 
瓜大三哥
88E1548P PHY使用注意事项
#FPGA  #PHY 
数字芯片设计工程师
Verilog如何实现低功耗设计?
#FPGA  #Verilog  #ASIC 
硅农
Xilinx Axi10GSubSystem IP核使用
#FPGA  #FPGA  #Xilinx  #AXI10GSubsystem 
数字芯片设计工程师
AXI总线详解-不同类型的DMA
#FPGA  #AXI  #DMA 
OpenFPGA
AXI_lite代码简解-AXI-Lite 源码分析
#FPGA  #AXI  #AXI代码分析 
OpenFPGA
【经验】技术人员转型项目管理?考个PMP?
#FPGA  #项目管理 
ZYNQ
vivado第三方编辑器的使用
#FPGA  #Xilinx  #Vivado  #使用小技巧 
电子狂人
Verilog常见必备面试题
#FPGA  #Verilog  #面试 
ZYNQ
FPGA设计心得(13)aurora的线速率及其用户时钟之间的关系?
#FPGA  #aurora 
FPGA LAB/李锐博恩
AD9361的配置,代码,采样,脚本转换,软件使用
#FPGA  #AD9361  #ZYNQ 
本文详细描述了AD9361的配置,代码,采样,脚本转换,软件使用等等,帮助读者能够快速了解AD9361,在实际项目组了解,也提供了测试方法与测试技能,不可多得的学习好方法好实践,提升我们的动手能力。
ZYNQ
为什么你觉得FPGA难学?如何入门?
#FPGA  #FPGA  #学习经验分享  #学习避坑指南 
为什么你觉得FPGA难学?如何入门?FPGA为什么是可以编程的?“真值表”内部值是什么?本篇给你带来全面的学习解惑。
FPGA技术江湖
wujian100学习资料
#FPGA  #riscv  #平头哥  #wujian100 
瓜大三哥
AXI-Stream代码详解​
#FPGA  #AXI  #代码 
简单介绍AXI-Stream代码及仿真,会有源码分享
OpenFPGA
System Generator & HLS数字信号处理教程
#FPGA  #FPGA  #SystemGenerator  #HLS  #数字信号处理 
科学计算Tech
Verilog如何实现低功耗设计?
#FPGA  #ASIC  #FPGA 
做芯片第一应该关注的是芯片的PPA(Performance, Power, Area),本篇浅显的部分讨论,第二个 P,Power功耗,在RTL设计中如何做到低功耗设计,对于移动设备续航的十分重要,不要让你的芯片徒增功耗。
硅农
BUF、BUFG、BUFGCE、BUFR、IBUF、IBUFDS、IDDR、ODDR
#FPGA  #fpga  #c++  #数字ic  #面试 
欢迎关注微信公众号《精进攻城狮》,不断分享FPGA、IC、C++相关笔试面试题。
精进攻城狮
ila抓取数据,matlab分析,调试AD9361信号通路
#FPGA  #ZYNQ  #AD9361 
上次我们介绍了AD9361的配置,代码,采样,脚本转换,软件使用等等,今天我们来调试并使用ila抓取实测数据,使用matlab分析其原因。
ZYNQ
Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目​
#FPGA  #开源  #github  #verilog  #vhdl 
欢迎关注公众号【OpenGPGA】 介绍一下github上有哪些值的参考的开源项目,如果想做一些好玩的项目值的参考
OpenFPGA
Marvel 88E1548P PHY SyncE 使用
#FPGA  #FPGA  #88E1548P  #SyncE 
数字芯片设计工程师
FPGA图像处理——老戏新说
#FPGA  #SpinalHDL  #图像处理 
针对FPGA图像处理的Sobel检测算法,以SpinalHDL为开发语言进行实现,相较于Verilog,能够在不损失性能条件下快速进行算法验证。
似猿非猿的FPGA
SystemVerilog与功能验证方法学
#验证  #FPGA  #UVM  #SystemVerilog 
介绍SyetemVerilog与功能验证技术和方法学,为有效提高验证效率找方法。
科学文化人
Polar Encoder/Decoder IP核使用方法总结
#FPGA  #Polar  #5G  #FPGA 
从Polar码编码角度,介绍Xilinx的Polar Encoder/Decoder IP核的使用方法。
科学文化人
数字芯片工程师技能评估
#FPGA  #数字芯片设计 
分为6个维度,每个维度分为若干子项,单独评分生成雷达图,用于面试求职的定量评估。
不忘出芯
Polar Encoder/Decoder IP核使用方法总结
#FPGA  #5G  #Polar 
基于5G NR标准协议,介绍Xilinx的Polar IP核用于Polar编码的使用方法。
科学文化人
Vivado HLS 最全学习指南及资料
#FPGA hls 
自上次汇总了HLS视频 Vivado HLS视频汇总 之后,本文将为大家学习HLS提供一些讲解以及资料汇总。
ZYNQ
SpinalHDL代码组织结构之Component
#FPGA  #SpinalHDL 
我们在编写Verilog代码时,代码的的组织往往是按照module来组织的,而在SpianlHDL里,与之相对的是Component,SpianlHDL里我们编写的每个class继承Component则与之对应的在生成RTL时会相对生成一个module
似猿非猿的FPGA
SpinalHDL—像软件调用方法般例化模块
#FPGA  #SpinalHDL 
在编写Verilog代码时最痛苦的事情便是例化模块时端口的连接,这时候的你我便成了连线工程师,本节就在SpinalHDL中如何像软件调用方法那样优雅地例化端口进行探讨。
似猿非猿的FPGA
SpinalHDL—Area
#FPGA  #SpinalHDL 
在我们编写Verilog或者SysytemVerilog时,我们的代码基本都以module来进行组织,而针对一些比较通用的模块组件,我们或组织成一个单独的model,或者放在一个function中(仅限于纯组合逻辑)。本篇介绍SpinalHDL中的Area的概念。
似猿非猿的FPGA
SpinalHDL—Function
#FPGA  #SpinalHDL 
聊一聊SpinalHDL中Function的使用,软为硬用。
似猿非猿的FPGA
SpinalHDL—if向左、when向右
#FPGA  #SpinalHDL 
聊一聊如何理解SpinalHDL中scala原有语法和SpinalHDL中生成电路语法的角色扮演
似猿非猿的FPGA
半导体厂商如何做芯片的出厂测试?
#FPGA  #IC测试  #测试流程 
本文主要介绍IC测试的流程以及步骤,通过本文能了解超大规模集成电路电路测试原理,测试的重要性以及测试工程师的工作。
温故知芯
AXI DMA测试-AXI总线最后一章
#FPGA  #AXI  #FPGA  #DMA 
AXI总线介绍的最后一章,包括整个系列文章的思维导图,文章后面是其他文章的链接
OpenFPGA
揭秘:普通电脑换上Xilinx Alveo U50 100G网卡传文件会有多快?
#FPGA  #100G  #开源  #刚玉  #SmartNIC 
用VCU118和U50实现了两台普通电脑通过100G光纤互连,数据传输速率最高35Gbps
网络交换FPGA
FPGA项目开发:基于JESD204B的LMK04821芯片项目开发经验分享
#FPGA  #FPGA  #JESD204B的LMK04821芯片项目开发  #项目经验分享 
LMK0482X系列是德州仪器推出的高性能时钟调节芯片系列,该芯片目前有三种,分别为LMK04821、LMK04826以及LMK04828,该系列芯片都支持最新的JESD204B协议。本次调试主要以LMK04821为例,对调试过程中出现的一些问题进行总结说明。
FPGA技术江湖
视频图像处理dither算法
#FPGA  #视频处理  #FPGA  #dither 
瓜大三哥
FPGA零基础学习:Intel FPGA 开发流程
#FPGA  #FPGA零基础学习  #FPGA开发流程  #通俗易懂实用型教程 
本次带来FPGA系统性学习系列,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
FPGA技术江湖
SystemVerilog与功能验证方法学
#FPGA  #FPGA  #UVM  #SystemVerilog  #芯片 
介绍SystemVerilog与功能验证技术和方法学,为有效提高验证效率找方法。
科学文化人
高速串行总线设计基础(一)同步时序模型介绍
#FPGA  #高速串行接口  #MGT  #Transceiver 
介绍了三种时序模型用于芯片间通信,即系统同步,源同步以及自同步。
FPGA LAB/李锐博恩
深度解析,AD9361增益控制详解
#FPGA  #AD9361  #ZYNQ 
AD9361增益控制详解
ZYNQ
5G NR信道编码
#FPGA  #5G  #LDPC  #Polar 
从土耳其Erdal Arikan教授说起,5G NR信道编码,LDPC码与Polar码俱全。
科学文化人
【FPGA大赛作品】FPGA 上的RISC-V开发平台(一等奖)
#FPGA #FPGA 
本次介绍来着重庆邮电大学的潘星雨团队的作品,该作品大赛一等奖,最佳创意奖,重庆邮电大学也被荣获优秀组织奖。潘星雨同学也作为参赛学生代表宣誓。
数字积木
SV数组定义迷思
#FPGA  #systemverilog  #数组 
当定义多维数组时,需要注意什么?
摸鱼范式
matlab数字信号处理2
#FPGA 
精进攻城狮
【Vivado使用误区与进阶】总结篇
#FPGA  #FPGA  #Vivado 
【Vivado使用误区与进阶】总结篇 包含TCL应用等各方面Vivado使用技巧和技术
OpenFPGA
【Vivado那些事儿】两种创建工程的方法
#FPGA  #Vivado  #工程创建 
本篇介绍了两种创建工程的方法,一种是根据向导进行创建,一种是直接使用tcl指令进行创建,还简单介绍了工程参数在哪进行更改。
电子狂人
【Vivado那些事】Vivado中常用的快捷键
#FPGA  #FPGA  #VIVADO 
【Vivado那些事】Vivado那些事是一个系列在更文章,设计使用技巧,常见问题等等,本期带来常用的快捷键,更多精彩欢迎关注公众号:OpenFPGA
OpenFPGA
”灵动“EpicElf
#FPGA  #FPGA 
“灵动”(EpicElf):高性能多功能可编程适配解决方案
EDAGit
画时序图工具
#FPGA  #工具 
瓜大三哥
深度解析,AD9361增益控制详解
#FPGA  #AD9361  #ZYNQ 
深度解析,AD9361接收增益的调整是由模拟增益和数字增益共同决定的,AD9361增益控制详解
ZYNQ
一种介绍DPU架构(自适应交换机)的文章
#FPGA  #FPGA  #SmartNIC  #DPU 
文章由新加坡Xilinx/西交大的 胡成臣老师共同撰写,发表在2020年12月IEEE Communication Magazine上,其主旨思想,是利用FPGA作为协处理器,补充现有可编程交换ASIC的不足,给出了三个场景(NDP、DISCO、Stateful Firewall)作为例证;代码已在Github开源。
网络交换FPGA
基于FPGA的实时图像边缘检测系统设计
#FPGA  #FPGA  #sobel算法  #实时图像采集系统 
本篇设计了基于FPGA的实时图像边缘检测系统,从图像实时采集、灰度化处理彩色图像转黑白、中值滤波去噪处理、边缘检测sobel算法处理、SDRAM存储、VGA/HDMI/LVDS显示等,完整的流程,设计了一个完整的系统,还有参考代码,实时显示检测得到的图像边缘信息,很不错的参考案例。
FPGA技术江湖
基于FPGA的以太网控制器(MAC)设计
#FPGA  #FPGA  #以太网  #底层驱动设计 
本篇详细介绍了基于FPGA的以太网控制器(MAC)设计,有详细设计框架,自顶向下设计思路,从顶层模块,到媒体无关接口模块、数据发送模块、数据接收模块、控制模块等分模块设计,还有参考代码,可以作为很不错的参考内容。
FPGA技术江湖
从Verilog到SpinalHDL
#FPGA  #SpinalHDL 
SpinalHDL目前用的人不多,但小家碧玉未尝不是绝代佳人,SpinalHDL系列笔记,感兴趣的小伙伴可以关注下,习惯了SpinalHDL你不会再想手写Verilog
似猿非猿的FPGA
你刚写完接口,我已经把功能实现了
#FPGA  #SpinalHDL 
三两行代码实现一个模块,让工作轻松一点儿不好么。SpinalHDL加速电路设计
似猿非猿的FPGA
以变量为索引,取指定之位宽
#FPGA 
聊一聊SpinalHDL里如何动态选取变量中指定宽度的数据。
似猿非猿的FPGA
Matlab高效编程技巧
#FPGA  #Matlab 
科学计算Tech
RTL设计风格指南
#FPGA  #FPGA  #RTL设计 
为大家推荐一份RTL设计风格指南。
科学文化人
5G NR信道编码
#FPGA  #FPGA  #5G  #LDPC  #Polar 
介绍5G NR信道编码方案:LDPC和Polar编解码。
科学文化人
几十张PPT带你了解国产FPGA研究框架
#FPGA  #国产FPGA  #框架 
FPGA(现场可编程逻辑器件)产品的应用领域已经从原来的通信扩展到消费电子、汽车电子、工业控制、测试测量等广泛的领域。而应用的变化也使FPGA产品近几年的演进趋势越来越明显:一方面,FPGA供应商致力于采用当前最先进的工艺来提升产品的性能,降低产品的成本;另一方面,越来越多的通用IP(知识产权)或客户定制IP被引入FPGA中,以满足客户产品快速上市的要求。此外,FPGA企业都在大力降低产品的功耗,满足业界越来越苛刻的低功耗需求。   之前有分享过《国产FPGA概况》,大概介绍过国产FPGA的一些情况,这篇文章将带你更深入了解国产FPGA。
OpenFPGA
零基础入门FPGA,如何学习?
#FPGA  #入门  #FPGA 
本人零基础,想学FPGA,求有经验的人说说,我应该从哪入手,应该看什么教程,应该用什么学习板和开发板,看什么书等,希望有经验的好心人能够给我一些引导。
OpenFPGA
Verilog代码设计之时分复用
#FPGA  #ASIC  #Verilog 
复用虽好,但也要适时、适度。
硅农
FPGA零基础学习:数字通信中的电压标准
#FPGA  #FPGA  #数字电路  #电压标准 
现在数字通信系统中,I/O电压标准包括早期的TTL标准,CMOS标准,LVTTL标准,LVCMOS标准,RS232,RS485标准以及HSTL(High Speed Transceiver Logic)标准和较新的LVDS(Low-Voltage Differential Signal)等标准。不同的标准支持的器件不同,支持的传输速度不同,支持的噪声容限也不同。从另一个方面来看,I/O标准的进步反映了数字系统的进步。在实际中……
FPGA技术江湖
基于FPGA的数字视频信号处理器设计
#FPGA  #FPGA  #数字视频信号处理  #系统设计 
视频信号由一系列连续的图像组成。对视频信号的处理已经成为数字图像处理领域中重要的一部分。例如机器人模式识别的过程就是一个视频信号处理的过程,电视制导导弹识别目标就是充分利用视频信号处理技术不断判断目标是否和预先设定目标图像一致。本篇将讲解如何用 FPGA 技术实现基本的视频信号处理。本篇的例子可以作为各位大侠进行视频信号处理时的一个参考,也可以在这个基础上根据需要进行扩展。
FPGA技术江湖
通信系统中的信道编码技术
#FPGA  #FPGA  #5G  #信道编码 
通信系统是为了将信源信息高效、可靠地传送到接收端。有扰通信信道的噪声会对传输信息产生干扰,从而可能降低通信可靠性。所以,通信系统设计的中心问题是在随机噪声干扰下如何有效而可靠地传输信息。本文主要介绍了通信系统模型、信道编码发展历程、LDPC码和Polar码,对于信道编码技术做了概述。对于从事相关行业的人员,可进一步深入研究,了解编解码原理,特别是基于FPGA开发出具有自主知识产权的IP功能模块。
科学文化人
基于Verilog的“自适应”形态学滤波算法实现
#FPGA  #FPGA  #数字图像处理  #形态学滤波 
针对不同的使用场景涉及到腐蚀、膨胀、开闭运算等处理,本文实现了一个通用的算法IP,只需要修改模板窗口大小和工作模式(腐蚀or膨胀)参数即可,达到“自适应”目的,避免重复低效的工作。
FPGA自习室
从Verilog到SpinalHDL
#FPGA  #SpinalHDL 
“小家碧玉”未尝不是绝代佳人。
似猿非猿的FPGA
FF
#FPGA  #FDCE  #FDRE 
瓜大三哥
探索Vitis HPC开发之资源导览
#FPGA  #Xilinx  #Vitis  #FPGA  #HPC 
本文是XUP Vitis的Compute Acceleration教程的内容概览以及部分踩坑记录,希望可以帮助到小伙伴可以在本地体验实现一个计算加速Demo,对Vitis开发优化有个大概的了解。
小白仓库
在“芯片庭院”培育一颗多核异构 RISC-V SOC种子
#FPGA  #RISC-V  #Chisel  #FPGA  #SOC 
简要性的导览chipyard官方手册内容,以及安装开发环境需要注意的的一些地方,最后运行几个简单的官方Demo,希望能对RISC-V有兴趣的小伙伴有所启发帮助
小白仓库
跨时钟域那点事儿
#FPGA  #SpinalHDL 
每一个做数字逻辑的都绕不开跨时钟域处理,谈一谈SpinalHDL里用于跨时钟域处理的一些手段方法。
似猿非猿的FPGA
ZYNQ架构最全分析
#FPGA  #ZYNQ  #FPGA  #ARM 
本文介绍了架构最全分析
ZYNQ
VSCode:WaveForm在手,时序我有
#FPGA  #时序图 
从事数字逻辑设计的小伙伴总是要与时序图打交道,这里推荐一款“优雅"的时序图绘制插件:Waveform。
似猿非猿的FPGA
“最强”硬核游戏机-基于FPGA硬解游掌机样机展示(GameGirl)
#FPGA  #硬解  #掌机  #游戏机  #FPGA 
“最强”硬核游戏机-基于FPGA硬解游掌机样机展示(GameGirl),以FPGA为核心实现硬解NES SNES等经典游戏机
OpenFPGA
FPGA、Zynq 和 Zynq MPSoC简析及架构分析
#FPGA  #FPGA  #ZYNQ  #MPSoc 
Zynq MPSoC是Zynq-7000 SoC(之后简称Zynq)的进化版本。Zynq是赛灵思发布的集成PL(FPGA)和PS设计的最早的一代产品。如图2.1所示,在相对较高层次对比了三种器件。Zynq MPSoC的PS部分比Zynq的PS部分面积更大,也更复杂。本章,将介绍这三种器件的特点.
OpenFPGA
什么是CORDIC算法
#FPGA  #FPGA  #CORDIC算法 
介绍CORDIC算法基本原理、移位-加法算法、伸缩因子推导、在圆坐标系、线性坐标系和双曲线坐标系下的CORDIC公式及统一的通用方程。CORDIC可用于求解三角函数、反三角函数、开方等,在工程中,可用于生成DDS,求解I、Q信号的模及相位。
科学文化人
FPGA项目开发:204B实战应用-LMK04821代码详解
#FPGA  #204B  #LMK04821代码详解 
本篇带来“基于JESD204B的LMK04821芯片项目开发”项目开发经验分享第二篇,204B实战应用-LMK04821代码详解,附参考代码以及调试细节,这是实打实的项目开发经验分享,希望可以给有需要的大侠起到参考学习的作用。
FPGA技术江湖
VSCode:WaveForm在手,时序我有
#FPGA  #时序图 
从事数字逻辑设计的小伙伴总是要与时序图打交道,这里推荐一款“优雅"的时序图绘制插件:Waveform。
似猿非猿的FPGA
时钟域“定制”
#FPGA  #SpinalHDL 
聊一聊在SpinalHDL里时钟域中时钟的定制与命名。
似猿非猿的FPGA
与其在一起纠缠,不如“一别两宽”
#FPGA  #SpinalHDL 
在SpinalHDL里,其lib库处处可见Stream的身影,而在常用的逻辑设计里,尤其接口的处理中,握手信号的处理也是老生常谈的话题。而在接受设计里,SpinalHDL中的“一别两宽”式设计方式,着实让我赞同。
似猿非猿的FPGA
高速串行总线设计基础(四)眼图的形成原理
#FPGA  #眼图 
眼图的测量对于高速串行总线的重要性不言而喻,眼图反映了总线通道环境的优劣,信号的好坏等等,正确的识别眼图是一项基础技能,如果具体识别眼图呢?
FPGA LAB
FPGA逻辑设计回顾(6)多比特信号的CDC处理方式之异步FIFO
#FPGA  #CDC 
本文更新了过去对该主题的设计!具体搜我的有关异步FIFO的博客,李锐博恩。
FPGA LAB
FPGA逻辑设计回顾(8)单比特信号的CDC处理方式之Toggle同步器
#FPGA  #CDC 
本文作为本系列CDC的最后一篇吧,作为前几篇有关CDC处理的文章的补充,更多主题可前往我的博客:李锐博恩。
FPGA LAB
FPGA手撕代码——CRC校验码的多种Verilog实现方式
#求职就业  #FPGA  #笔试面试  #数字IC  #CRC  #求职就业 
用Verilog实现CRC-8的串行/并行计算,G(D)=D8+D2+D+1,多种实现方式,秋招求职必备,另外介绍2个工程中的CRC生成网站,可以用于实际工程开发。
FPGA探索者
DDS实现AM调制、DSB调制【Matlab】【FPGA】【Vivado】【信号处理】【通信原理】【软件无线电】
#FPGA  #FPGA  #通信  #软件无线电  #Xilinx  #Matlab 
使用FPGA和Matlab进行调制解调,实现AM和DSB调制,相干解调和非相干解调。
FPGA探索者
深度报告:GPU产业纵深及国产化替代
#FPGA  #FPGA  #国产GPU 
中美贸易战大背景下,国产化替代已经形成共识,GPU作为自主可控的核心要件,国产GPU的大规模商用化迫在眉睫。 我们主要从以下三个方面建立GPU的投资逻辑框架: 1、从专用计算时代看GPU的刚需 2、GPU产业链:先进制程数字芯片产业链 3、GPU产业链的纵深
OpenFPGA
5G概览:NR波形、帧结构与参数集
#FPGA  #5G  #NR 
介绍5G NR中的波形、帧结构与参数集。
科学文化人
FPGA/数字IC笔试题——序列检测(FSM状态机)【状态机序列检测】
#求职就业  #FPGA  #秋招  #笔试面试  #FSM状态机 
FSM有限状态机,序列产生,序列检测,是FPGA和数字IC相关岗位必须要掌握的知识点,在笔试和面试中都非常常见。
FPGA探索者
总结了一份学习FPGA的正确路径
#FPGA  #学习路径 
一份学习FPGA的正确路径
ZYNQ
几款开源SDR平台对比介绍
#FPGA  #SDR  #ZYNQ  #开源 
SDR- Software Define Radio 即软件定义无线电,从20世纪90年代初开始,软件无线电(SoftwareRadio)的概念开始广泛流行起来。由于其强大的灵活性和开放性迅速受到国内外的关注。
OpenFPGA
FPGA从入门到放弃之点亮LED灯[还好没炸板,硬件烧钱]
#FPGA  #高速PCB  #ALLEGRO 
精进攻城狮
系统设计精选 | 基于FPGA的扩频通信系统设计(附代码)
#FPGA  #扩频通信系统设计  #编解码  #扩频解扩 
本篇利用本原多项式产生伪随机序列用作扩频,通过同步模块对扩频后的信号进行捕获,通过直接序列解扩模块进行解扩。本篇给出了编解码、扩频解扩、同步的整体方案,使用Quartus实现功能,并结合Matlab和ModelSim对模块进行调试和测试,实现扩频通信模块的搭建仿真,验证其设计的正确性。
FPGA技术江湖
系统设计精选 | 基于FPGA的数字视频信号处理器设计(附代码)
#FPGA  #数字视频信号处理  #视频信号转换  #数字图像处理 
视频信号由一系列连续的图像组成。对视频信号的处理已经成为数字图像处理领域中重要的一部分。例如机器人模式识别的过程就是一个视频信号处理的过程,电视制导导弹识别目标就是充分利用视频信号处理技术不断判断目标是否和预先设定目标图像一致。本篇将讲解如何用 FPGA 技术实现基本的视频信号处理。本篇的例子可以作为各位大侠进行视频信号处理时的一个参考,也可以在这个基础上根据需要进行扩展。
FPGA技术江湖
FPGA图像处理项目汇总|源码
#FPGA  #FPGA  #数字视频图像处理 
FPGA自习室推出本人在FPGA图像处理开发过程中的点点积累并汇总列出各个条目,方便大家阅读;本期分享都算是比较基础的图像处理,主要涉及到颜色空间转换、滤波、图像分割以及目标识别定位等。如果刚好有入门FPGA图像处理技术领域的,应该会有一些帮助,后期会不断更新,欢迎大家关注
FPGA自习室
简谈:如何学习FPGA
#FPGA  #FPGA  #入门 
如何学习FPGA 入门需要掌握什么?
OpenFPGA
CRC校验verilog代码如何生成?
#FPGA  #FPGA  #CRC校验  #5G 
介绍两种CRC校验verilog/VHDL速成方法
科学文化人
经验分享 | 初学者对ZYNQ7000的一些疑问
#FPGA  #zynq  #经验分享 
依稀记得,当我第一次接触ZYNQ的时候,是在一个从零开始的项目中,可以说是需求都没确定,只是需要FPGA与ARM结合的平台,在迷茫的选择中,我选择了xilinx zynq7z035ffg676这个型号的板子。
ZYNQ
硬件设计之 Distributed Arithmetic 一例
#FPGA  #硬件设计  #硬件算法 
“求一个32位整数的二进制表示中 1 的数量”的硬件算法。
icsoc
FPGA学习视频 | 逻辑分析仪、Signal Tap、Chipchop、Vivado使用
#FPGA  #逻辑分析仪  #Signal Tap  #Chipchop 
FPGA零基础学习视频系列之FPGA之逻辑分析仪使用、Quartus Signal Tap、ISE Chipchop、Vivado使用。
FPGA技术江湖
FPGA | 定点数、浮点数学习视频
#FPGA  #定点数  #浮点数 
FPGA之定点数、浮点数直播录播视频,可以作为基于FPGA的定点数、浮点数学习的参考视频。
FPGA技术江湖
联发科技2021校招IC笔试题全部解析【数字IC设计验证】【MTK笔试】
#求职就业  #秋招  #数字IC  #FPGA 
联发科技2021校招数字IC笔试题深度解析
FPGA探索者
大疆创新2020校招数字IC笔试题解析【芯片开发工程师】【数字IC】【FPGA】
#求职就业  #秋招  #FPGA  #数字IC  #芯片工程师 
大疆2020校招数字IC笔试深度解析。
FPGA探索者
听说你少一个绘图工具
#FPGA  #时序图 
今日给诸君推荐一个免费的绘图工具——Draw.io Integration
Spinal FPGA
“IP”库生成
#FPGA  #SpinalHDL 
基于IDEA生成jar包导出个人SpinalHDL IP设计。
Spinal FPGA
你想要的马車520直播回放链接在这里
#FPGA  #SpinalHDL 
马車昨晚关于Spinal520直播你看了么
Spinal FPGA
除了看波形,还能做点儿啥
#FPGA  #SpinalHDL 
要问做逻辑的什么看的最久,那一定是波形吧。那除了看波形,还能做点儿其他的么?
Spinal FPGA
Zynq-7000系统看门狗定时器SWDT详解
#FPGA  #ZYNQ 
zynq中每个A9处理器都有自己的私有32位定时器以及32位看门狗定时器(AWDT),2个A9共享一个全局64位定时器(GTC)。系统级上,有一个24位的系统级看门狗定时器(SWDT)和两个16位3重定时器/计数器(TTC)。
ZYNQ
数字IC设计前端必读书籍
#FPGA  #数字IC  #前端 
本文将从简单到复杂的顺序依次列出数字IC设计需要阅读的书籍。
ZYNQ
【开源】XBERT:一种在线修改Xilinx FPGA嵌入式RAM比特流的方法
#FPGA  #FPGA  #在线编辑 
在线编辑Xilinx FPGA内的LUT的工作,本公众号之前已经介绍过团队的一些相关工作,主要有以下的三篇文章:【重磅干货】手把手教你动态编辑Xilinx FPGA内LUT内容,介绍一篇可以动态编辑Xilinx FPGA内LUT内容的深度好文!,1024bit以上大位宽可重构包处理器可编程CRC算法的设计与实现。今天给大家推荐今年FCCM2021上的一篇文章,介绍了一种可以在线Xilinx FPGA内部RAM内容的工作,重点是论文相关的工作还是开源的。开源链接:https://github.com/icgrp/bert/.
网络交换FPGA
基于FPGA的自适应阈值分割算法实现
#FPGA  #FPGA  #视频图像  #自适应阈值分割 
如何解决光线不均匀带来的影响?一种典型的处理方法就是采用局部自适应阈值分割。
FPGA自习室
基于FPGA的多速率信号处理技术
#FPGA  #FPGA  #无线通信  #FIR滤波器  #CIC滤波器 
多速率技术已广泛应用于数字音频处理、语音处理、频谱分析、无线通信、雷达等领域。作为一项常用信号处理技术,FPGA攻城狮有必要了解如何应用该技术,解决实际系统中的多速率信号处理问题。
科学文化人
AD9361和Zynq及其参考设计说明
#FPGA  #SDR  #ZYNQ  #AD936X 
一、AD9361概述 1.1 AD9361芯片结构 1.2 AD9361性能特点 1.3 AD-FMCOMMS2-EBZ性能特点 二、Zynq-7000概述 2.1 Zynq的芯片结构 2.2 ZC702简介和结构 三、AD9361和ZC702之间的数据通路 四、AD9361参考设计说明(PL侧硬件部分) 4.1 IP核的概念 4.2 硬件设计 五、AD9361 参考设计说明(PS侧软件部分) 5.1 AD9361 no-OS Software 概述 5.2 AD9361 no-OS Software 顶层目录说明 5.3 main.c文件 5.4 dac_init函数 5.5 adc_capture函数
OpenFPGA
【Vivado那些事】vivado生成.bit文件时报错-ERROR: [Drc 23-20]
#FPGA  #vivado  #错误解决 
ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use set_property SEVERITY {Warning} [get_drc_checks NSTD-1]. Problem ports: clk, din, dout.
OpenFPGA
​现代计算机的雏形-微型计算机MCS-4
#FPGA  #古老CPU启示录  #4bit计算机 
Busicom 141-PF *打印计算器(一套四块芯片组成的微型计算机,称为MCS-4。它包括一个中央处理单元(CPU)芯片-4004,以及一个用于定制应用程序的支持的只读存储器(ROM)芯片,一个用于处理数据的随机存取存储器(RAM)芯片以及一个移位存储-输入/输出(I / O)端口的寄存器芯片。)
OpenFPGA
ARM系列 -- AXI(一)
#FPGA  #ASIC  #ARM 
来看看AXI协议吧
老秦谈芯
什么是STA静态时序分析,有什么作用?【FPGA/数字IC笔试面试】
#FPGA  #数字IC  #秋招  #sta静态时序分析 
STA静态时序分析(Static Timing Analysis)
FPGA探索者
笔试 | 大华股份FPGA笔试题解析(1)
#FPGA  #秋招  #数字IC  #数字电路  #求职就业 
FPGA探索者
神经网络加速器NVDLA移植指南
#FPGA  #NVDLA  #神经网络  #人工智能 
摸鱼范式
求职面试 | FPGA面试题汇总篇
#FPGA  #FPGA面试题  #硬件工程师面试题  #通信算法工程师面试题 
几百道FPGA工程师参考面试题汇总,数字电路基础以及FPGA专业方向应有尽有。
FPGA技术江湖
汇总 | 2022届FPGA、数字IC、通信相关秋招汇总(截止到6月25日)
#求职就业  #FPGA  #数字IC  #通信  #秋招 
FPGA、数字IC、通信相关秋招、内推汇总
FPGA探索者
FPGA手撕代码——CRC校验码的多种Verilog实现方式
#FPGA  #Verilog  #FPGA  #数字IC  #求职就业  #手撕代码 
CRC校验码Verilog实现,FPGA、数字IC笔试题
FPGA探索者
面试中经常会遇到的FPGA基本概念,你会几个?
#FPGA  #面试  #笔试 
几十个常见的FPGA面试笔试题
OpenFPGA
FPGA必出笔试题
#FPGA  #笔试 
很常见的笔试题,注意每个题目考察的知识范围,能举一反三最好
OpenFPGA
用户IP加密
#FPGA  #FPGA  #Vivado  #IP封装加密 
目前了解到的vivado生成IP有两种方式,一种是带源文件的自定义IP,封装IP后可以在 IP Catalog 直接调用即可,这种方式综合实现和仿真和直接源文件并差别。另一种是使用综合网表dcp的IP形式,用户看不到源代码这样可以起到保护重要源代码的作用。
FPGA自习室
FPGA图像处理项目汇总|源码
#FPGA  #FPGA  #数字图像处理  #图像算法 
FPGA自习室推出本人在FPGA图像处理开发过程中的点点积累并汇总列出各个条目,方便大家阅读;本期分享都算是比较基础的图像处理,主要涉及到颜色空间转换、滤波、图像分割以及目标识别定位等。如果刚好有入门FPGA图像处理技术领域的,应该会有一些帮助,后期会不断更新,欢迎大家关注。
FPGA自习室
汇总 | 2022届FPGA、数字IC、通信相关秋招汇总(截止到7月28日)
#求职就业  #FPGA  #数字IC  #秋招  #通信 
截至7月28日的数字IC、FPGA、通信相关企业汇总,含多家企业内推渠道,可以免简历筛选、免笔试等。
FPGA探索者
【长文】从三十年前说起,最全FPGA架构演进史介绍!
#FPGA  #架构 
自三十多年前问世以来,现场可编程门阵列(FPGAs)已被广泛用于实现来自不同领域的无数应用。由于其底层的硬件可重新配置性,与定制设计的芯片相比,FPGAs具有更快的设计周期和更低的开发成本。FPGA架构的设计涉及许多不同的设计选择,从高级架构参数到晶体管级实现细节,目标是制造高度可编程的器件,同时最小化可重新配置的面积和性能成本。随着应用需求和工艺技术能力的不断发展,FPGA架构也必须适应。在这篇文章中,我们回顾了现代商用FPGA架构的不同关键组件的演变,并阐明了它们的主要设计原则和实现挑战。
网络交换FPGA
Intel Arria 10 FPGA系列---LAB及ALM
#FPGA LAB  #ALM 
Intel FPGA Arria10系列 基本组成单元总结
数字芯片设计工程师
FWFT预取FIFO Vivado IP核仿真
#FPGA  #FWFT  #FIFO  #Vivado 
在逻辑设计电路中,FIFO是经常使用的电路单元之一,根据数据延时不同,FIFO可以分为预取FIFO和非预取FIFO(标准FIFO),其中预取fifo能够提高后级模块的处理效率,在高速设计中经常被使用。比如,FWFT在需要低延时访问数据的应用以及需要根据读取数据的内容进行节流的应用。
FPGA自习室
Xilinx FPGA ISE开发流程及详细说明
#FPGA  #ISE14.7  #详细开发流程 
本篇详细讲解Xilinx FPGA ISE操作软件的发流程及详细说明,包括设计前准备、建立工程、输入设计、综合分析、RTL仿真、锁定管脚、布局布线、生成配置文件并下载、设计开发流程总结等内容。
FPGA技术江湖
资料汇总更新|FPGA软件安装包、书籍、源码、技术文档…(2021.06.22更新)
#FPGA  #软件安装包  #FPGA相关电子书籍  #FPGA相关系统设计源码  #FPGA技术文档分享 
本篇分享了FPGA软件安装包、书籍、源码、技术文档等。
FPGA技术江湖
再也不愁FSM难画了
#FPGA  #VSCode 
在Markdown中如何优雅的画FSM
Spinal FPGA
Markdown时序图绘制与表格绘制
#FPGA  #Markdown 
越来越觉得VSCode对Markdown的支持简直不要再完美。
Spinal FPGA
一键生成寄存器文档也容易
#FPGA  #SpinalHDL 
一键生成整个设计的寄存器文档
Spinal FPGA
介绍一些新手入门FPGA的优秀网站(新增)
#FPGA  #入门 
新手入门FPGA的优秀网站
OpenFPGA
OpenFPGA系列文章总结
#FPGA  #文章总结 
FPGA和外围接口-基础版 基于FPGA的网口通信设计(完结) FPGA和图像处理-入门版
OpenFPGA
5G 参考信号专题:DM-RS解析
#FPGA  #5G  #无线通信 
介绍5G NR中解调操控信号DM-RS,该参考信号用于接收机信道估计,理解DM-RS的产生方法,为FPGA实现5G基带处理提供算法和标准支撑。
科学文化人
系统设计精选 | 基于FPGA的单目内窥镜定位系统设计(附代码)
#FPGA  #FPGA图像处理  #FPGA高速信号采集  #医疗设备FPGA应用 
本篇将基于FPGA平台,以图像处理结合信号采集原理,实现医生在做心脏模拟手术操作导管的过程中,不需要观察心脏内部情况,即可获取导管头在心脏内部信息的功能,采用内窥镜摄像头采集视频和并对导管头进行跟踪定位,信号采集技术可将采集到的导管头在心脏内部触碰区域的信号采集出来送到专业医用仪器,进行心脏3D建模。本设计的实现对医院培养的经验少的医生尽快掌握心脏手术操作流程很有价值,未来将可以培养更多从事心脏手术工作的医学专业毕业的学生或刚刚从事这个行业的社会医生。
FPGA技术江湖
系统设计精选 | 基于FPGA的直接扩频通信系统设计(附代码)
#FPGA  #扩频通信  #直接序列扩频通信  #M序列  #汉明码 
直接序列扩频通信是将带传输的二进制信息数据用高速的伪随机码(PN 码)直接调制,实现频谱扩展后传输,在接收端使用相逆方式进行解扩,从而可以恢复信源的信息。最能体现扩频通信的特点就是它具有优异的抗干扰能力。所以它常常被运用于一些干扰性很强的通信领域中。比如无线通信。本篇适用于有一定通信基础的学习者,本篇使用的理论不仅仅是扩频通信。为了便于学习,本篇只把设计中使用的理论进行说明讲解。包括扩频通信、m 序列的产生、汉明码和补充说明,各位大侠可依据自己的需要进行阅读,参考学习。
FPGA技术江湖
Zynq-7000系列时钟介绍
#FPGA  #ZYNQ 
PS 时钟子系统生成的所有时钟均来自三个可编程PLL 之一:CPU、DDR 和 I/O,这些 PLL 中的每一个都与 CPU、DDR 和外围子系统中的时钟关联。
ZYNQ
SD-FEC硬核在5G-JNR中的使用方法
#FPGA  #5G  #LDPC 
本文主要描述如何应用Xilinx的SD-FEC集成块硬核资源,进行5G-NR 通信系统PDSCH和PUSCH信道编解码开发。主要从SD-FEC集成块硬核特性、配置流程和注意事项等进行说明。
科学文化人
5G系统架构设计与NR思维导图
#FPGA  #5G  #系统架构 
本文总结梳理5G-NR系统架构,L1、L2、L3功能框架,便于5G系统相关人员快速熟悉整体架构设计,了解关键技术标准和实现方法。
科学文化人
数字IC/FPGA:使用带参数的define 宏定义?
#FPGA  #Verilog  #define  #类函数宏定义 
最近发现在一些RTL设计中用到了类函数宏定义的方法定义一些参数,在以前的了解中,基于Verilog的开发只能定义常量宏,这是使用system verilog的缘故,因其结合了大部分Verilog 和 C的语法,使得system verilog 在使用时更加灵活,而且可综合的system verilog(sv)是可以替代Verilog的,特别是在简化接口方面。
FPGA自习室
Verilog数字系统基础设计-CRC
#FPGA  #CRC  #数字系统 
CRC(Cyclic Redundancy Check,循环冗余校验)是数据帧传输中常用的一种差错控制编码方式,针对要发送的数据帧,使用一些特定的多项式可以计算出CRC校验结果,CRC校验结果和原始数据一起传输到接收端
OpenFPGA
【官方推荐】学习Zynq-7000的入门书单
#FPGA  #ZYNQ  #入门 
根据选用的芯片型号和应用领域的不同,读者可以适当裁减
OpenFPGA
从寄存器结构理解setup和hold time
#FPGA  #STA  #setup  #hold 
从底层结构理解setup和hold
IC小迷弟
Xilinx Multiboot实例演示
#FPGA  #xilinx  #multiboot 
实例出发演示Multiboot。
OpenFPGA
数字调制解调技术的MATLAB与FPGA实现:Altera/Verilog版
#FPGA  #matlab  #数字调制解调 
主要包括FPGA实现数字信号处理基础、ASK调制解调、PSK调制解调、FSK调制解调、QAM调制解调,以及扩频通信的设计与实现等内容。
ZYNQ
Vivado HLS 详解以及资料推荐
#FPGA  #Vivado  #HLS 
本文将为大家学习HLS提供一些讲解以及资料汇总。
ZYNQ
Intel/Altera 系列FPGA简介
#FPGA  #intel  #altera 
自从Altera被Intel收购后,似乎放弃了整个中国市场,Altera市场占有率被其他FPGA厂家所侵蚀,国内目前还有一些公司用Altera的FPGA(CPLD居多),所以今天我们再去了解一下Intel FPGA系列产品。
OpenFPGA
【开源】我们和童年的距离,就是一台游戏机-用FPGA DIY一个NES游戏机
#FPGA  #NES  #DIY  #开源 
想自己做个nes游戏机嘛(纯硬解,无延时),软硬件开源!
OpenFPGA
常用的雷达信号:基于DDS的线性调频信号的产生
#FPGA  #雷达信号  #DDS 
DDS(Direct Digital Synthesizer)技术是一种频率合成方法,其输出频率具有分辨率高、功耗低、频率切换速度快且频率切换时输出信号的相位连续等特点。为此在数字信号处理及硬件实现中有着很重要的作用。本篇带来FPGA设计之基于DDS的线性调频信号的产生。
FPGA技术江湖
雷达信号处理:数字下变频
#FPGA  #雷达信号处理  #数字下变频  #simulink  #matlab 
数字上下变频是雷达系统中两个重要的模块。在雷达发送端,由于天线的长度有限会影响到电磁波的波长,而波长与信号的频率成反比,故在发送端需要使用数字上变频提高信号的频率;而在雷达的接收端若不进行下变频处理,根据奈奎斯特采样定理,需要使用信号频率2倍的采样率才能准确无误的将信号还原出来,对AD采样速率以及后续FPGA处理信号的速率要求非常高,不利于系统设计,故在接收机端先将射频信号下变频到中频信号,再将中频信号下变频到零中频信号,方便后续对信号的处理。本次设计同样是通过在simulink搭建模型并通过matlab仿真得到正确设计后生成IP核的形式来实现数字下变频的功能。
FPGA技术江湖
SATA协议简介
#FPGA  #SATA3.0 
SATA是一种基于行业标准的串行硬件驱动器接口,以连续串行的方式传输数据,支持热插拔,主要用于SATA主机与大容量存储设备之间的数据传输。
科学文化人