IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 文章分类

类别： FPGA(294) 前端(165) 验证(124) 后端(77) 嵌入式(7) 自动化(14) 模拟(17) 求职就业(140) 管理(7) 软件(20) 按月份
深入解析dont touch设置
#后端  #SDC 
码农的假期
深入解析dont touch设置
#后端  #SDC 
码农的假期
TCL技巧：一个超级实用的Debug方法
#自动化  #后端  #综合  #SDC  #TCL  #调试 
白山头讲IC
深入解析dont touch设置
#后端  #SDC 
码农的假期
认真check，run脚本不是新手着急的事
#后端  #综合  #DC 
数字芯片实验室
FPGA设计中大位宽、高时钟频率时序问题调试经验总结
#FPGA  #调试  #代码风格  #SDC 
网络交换FPGA
Uncertainty设置深入解析
#后端  #综合  #SDC 
码农的假期
关于Timing Exception
#后端  #综合  #SDC 
码农的假期
2020ISSCC︱四倍无源增益和两阶失配误差整形NSSAR（一）
#模拟  #2020ISSCC  #ADC 
芯启示
逻辑综合重点解析55题（Design Compiler篇）
#后端  #综合  #DC 
数字芯片实验室
DC综合与Tcl语法结构
#后端  #综合  #DC 
数字ICer
FF
#FPGA  #FDCE  #FDRE 
瓜大三哥
CDC(一) 总线全握手跨时钟域处理
#前端  #前端  #CDC跨时钟域 
本文以一个总线全握手跨时钟域处理为例解析，单bit和多bit跨时钟处理。这里需要注意是多bit含义比较广泛和总线不是一个概念，如果多个bit之间互相没有任何关系，其实，也就是位宽大于1的单bit跨时钟处理问题，如果多个bit之间有关系，作为一个整体，那么我们就叫做总线。因此，大家常说的“多bit跨时钟处理”也就是总线跨时钟处理。
FPGA自习室
CDC(二) 单bit 脉冲跨时钟域处理
#前端  #CDC跨时钟域 
在设计脉冲同步器电路时有一个易错点，就是少了图中的红色椭圆的D触发器，这会可能导致脉冲同步器同步失败。这是因为脉冲展宽后信号是组合逻辑直接进行了单bit同步器（s2d sync）跨时钟域处理，而组合逻辑输出是有毛刺的，这样单bit同步器可能会采到毛刺导致多采现象。
FPGA自习室
FPGA逻辑设计回顾（6）多比特信号的CDC处理方式之异步FIFO
#FPGA  #CDC 
本文更新了过去对该主题的设计！具体搜我的有关异步FIFO的博客，李锐博恩。
FPGA LAB
FPGA逻辑设计回顾（8）单比特信号的CDC处理方式之Toggle同步器
#FPGA  #CDC 
本文作为本系列CDC的最后一篇吧，作为前几篇有关CDC处理的文章的补充，更多主题可前往我的博客：李锐博恩。
FPGA LAB
DC基础学习（一）
#前端  #综合  #DC 
DC基础学习
Andy的ICer之路
DC基础学习（二）Synthesis Flow1
#前端  #综合  #DC 
DC基础学习，本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习（三）Synthesis Flow2
#前端  #综合  #DC 
DC基础学习，本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习（四）综合优化的三个阶段
#前端  #综合  #DC 
DC基础学习，本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习（五）Verilog语言结构到门级的映射1
#前端  #综合  #DC 
DC基础学习，本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习（六）Verilog语言结构到门级的映射2
#前端  #综合  #DC 
DC基础学习，本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
芯片设计之CDC异步电路(三)
#前端  #ASIC  #CDC 
二进制码的最高位作为格雷码的最高位；二进制码的高位、次高位相异或得到次高位格雷码；格雷码其余位依此类推；
全栈芯片工程师
SDC 设计
#前端  #SDC  #ASIC 
ASIC / FPGA SDC 入门、进阶总结
数字电路IC
管脚约束问题导致生成bit时报错 如何在不重新Implentation情况下生成bit？
#FPGA  #Xilinx  #DCP 
傅里叶的猫
【资料库】IC FPGA开发与数字逻辑综合工具实践
#FPGA  #资料库  #UVM  #DFT  #DC  #VCS  #工具实践 
分享关于IC FPGA开发与数字逻辑综合工具的资料，有UVM和DFT的实训课程，DC和VCS的工具实践等，后台自行获取~
电子狂人
VC Spyglass CDC(二）常见的CDC处理方法
#验证  #VC Spyglass  #CDC 
EDA厂商提供golden的CDC处理单元，Synopsys的Building Block IP提供如下解决方案;
IC Verification Club
DC 综合教程
#前端  #DC  #Design Compiler  #综合  #综合教程  #IC设计 
详细、完善、细节的DC 综合教程。
数字IC与硬件设计的两居室
IC设计中的多时钟域处理方法总结
#FPGA  #FPGA  #IC设计  #ASIC  #CDC 
我们在ASIC或FPGA系统设计中，常常会遇到需要在多个时钟域下交互传输的问题，时序问题也随着系统越复杂而变得更为严重。本文介绍了常用的多时钟域处理方法，多时钟域下控制信号和数据流的同步处理技术。
FPGA算法工程师