IC技术圈
致力于建立知识、人的联系
成员列表
期刊
专栏
活动
招聘内推
知识付费
开源项目
搜索
RSS订阅
视频
EDA在线
IC问答
成员出版图书
书单
CEF102
首页
成员列表
期刊
专栏
活动
招聘内推
知识付费
开源项目
搜索
RSS订阅
视频
EDA在线
IC问答
成员出版图书
书单
CEF102
IC技术圈期刊 文章分类
类别:
FPGA(364)
前端(228)
验证(168)
后端(128)
嵌入式(9)
自动化(21)
模拟(23)
求职就业(163)
管理(11)
软件(26)
按月份
从时钟结构上解决multi clock之间的balance矛盾
#前端
#CTS
#时钟
#结构
给出了时钟结构设计的一个小方法,能够避免在CTS阶段多时钟之间的balance矛盾,消除CTS-1902警告,有利于减小clock skew,从而加快时序收敛。
IC小迷弟
数字IC设计中的分段时钟树综合
#后端
#CTS
为什么需要分段去做时钟树呢?因为在某些情况下,按照传统的方法让每一个clock group单独去balance,如果不做额外干预,时钟树天然是做不平的。比如,某个Macro(硬核IP或特定子模块)内部的寄存器,正常情况下工具无法识别到该寄存器,也无法将时钟和外部寄存器的时钟做平。
志芯
Innovus Flexible H-tree Flow
#后端
#CTS
本文介绍了IC后端训练营项目cortexa7core使用的Flexible H-tree Flow。
吾爱IC社区