IC技术圈期刊 文章分类

类别: FPGA(294) 前端(168) 验证(126) 后端(78) 嵌入式(7) 自动化(14) 模拟(17) 求职就业(143) 管理(7) 软件(20) 按月份
验证阶段思考——反馈&升级
#验证  #覆盖率  #风险识别 
阿辉说
UVM实战[三]
#验证  #UVM 
摸鱼范式
PMP质量保证和质量控制在IC验证中的实践与思考
#管理  #项目管理  #验证  #质量 
ExASIC
[十四]Cracking Digital VLSI Verification Interview
#求职就业  #笔试面试  #验证  #UVM 
摸鱼范式
UVM实战[二]
#验证  #UVM  #Testbench搭建 
摸鱼范式
[systemverilog]reg、wire、var和logic傻傻分不清
#验证  #SystemVerilog  #语法  #两态四态 
数字IC小站
验证阶段思考——“清单思维”
#验证 
阿辉说
当我们做后仿时我们究竟在仿些什么
#验证  #后仿 
icsoc
SystemVerilog中Assertions
#验证  #断言 
数字IC小站
SystemVerilog的一个简单验证demo
#验证  #SystemVerilog  #demo 
数字IC小站
SystemVerilog和UVM到底是啥关系?
#验证  #SystemVerilog  #UVM 
数字芯片实验室
啥?100个agent?这个台子怎么搭?
#验证  #UVM 
杰瑞IC验证
SystemVerilog面试题(26-30)
#求职就业  #笔试面试  #验证  #SystemVerilog 
数字芯片实验室
验证面试攻略专辑
#求职就业  #笔试面试  #验证 
摸鱼范式
UVM常考概念题
#求职就业  #笔试面试  #验证  #UVM 
数字IC小站
IC验证工程师高效战斗手册
#求职就业  #验证 
杰瑞IC验证
用SV写一个蒙哥马利算法的参考模型
#验证  #参考模型  #SystemVerilog 
摸鱼范式
[400题]验证工程师面试宝典-完结篇
#求职就业  #笔试面试  #验证 
摸鱼范式
IC验证工程师高效战斗手册--提问之道(上篇)
#求职就业  #验证 
杰瑞IC验证
AXI总线,关于“贩毒交易”“火车”“马匪”的故事<一>
#前端  #AXI总线  #IC验证  #协议 
杰瑞IC验证
谈谈UVM中的Factory机制
#验证  #UVM 
数字芯片实验室
Verilog仿真事件队列
#验证  #Verilog 
精进攻城狮
你的case真的pass了吗?
#验证  #UVM 
杰瑞IC验证
人人都会用到,但是大部分人不清楚是什么的“神秘空间”
#验证  #SystemVerilog 
杰瑞IC验证
Systemverilog中的Process(1)--产生进程的方式
#验证  #SV 
杰瑞IC验证
IC验证工程师高效战斗手册--接到验证任务与前期高效学习
#验证  #效率  #流程 
杰瑞IC验证
我的第一个UVM代码——Hello world
#验证  #UVM 
ExASIC
当我们做后仿时我们究竟在仿些什么(四)
#验证  #后仿  #门级仿真 
icsoc
我的第二个UVM代码——连接interface
#验证  #UVM 
ExASIC
验证工程师经常犯的错误(4)---符号位扩展问题
#验证  #SV 
杰瑞IC验证
IC验证工程师高效战斗手册---提问之道(下篇)
#验证  #职场  #效率 
杰瑞IC验证
更强、更快、更实用 EpicSim,全球速度最快的开源数字仿真器
#验证  #开源  #EDA 
EDAGit开源社区
手把手教你如何使用SV宏
#验证  #SV宏  #macro 
IC验证分享圈
手把手教你使用条件编译
#验证  #条件编译  #macro 
IC验证分享圈
我的第三个UVM代码——把testcase与driver分开
#验证  #UVM 
在本示例中没有env、agent、sequencer、sequence等组件,属于一个简化的验证环境,主要是由于分步演示的需要。侧面也说明UVM是一个灵活的验证架构,可以根据自己的需要进行裁剪。
ExASIC
你还在用plusargs传递参数吗?来试试这个玩法~
#验证  #UVM  #SV 
当面对很多验证组件,并且有很多命令行参数需要传递的时候,如何才能简单的实现给这些组件传递命令行参数呢?
杰瑞IC验证
IC验证工程师高效战斗手册--验证feature文档梳理
#验证  #效率  #流程 
本文我们一起探讨如何又快又好的梳理验证测试点这个文档?怎样在验证过程中充分使用这个文档?
杰瑞IC验证
SystemVerilog与功能验证方法学
#验证  #FPGA  #UVM  #SystemVerilog 
介绍SyetemVerilog与功能验证技术和方法学,为有效提高验证效率找方法。
科学文化人
Win10 WSL + Linux 开源 EDA(三)
#验证  #开源  #EDA 
本期介绍一款开源的 VCD 波形查看器。
icsoc
数字系统仿真验证方法 —— 华山论剑
#前端  #数字IC  #仿真  #验证  #IP设计 
数字IP/IC仿真验证方法梳理。
SiliconThink
一个加法器的UVM验证平台设计
#验证  #UVM  #IC验证  #验证平台搭建 
以入门的角度进行一个加法器的UVM验证平台设计
Andy的ICer之路
SystemVerilog中的Process(2)--进程的控制
#验证  #SV 
本文主要讲解named block、wait _order、wait _fork、disable、SystemVerilog中的内建process类等
杰瑞IC验证
SV中import和include的区别
#验证  #SV 
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,这篇文章主要介绍SV中import和include的区别
Andy的ICer之路
IC验证er一起学点设计模式(1)---单例模式
#验证  #SV  #UVM  #面向对象 
众所周知,目前IC验证行业使用最主流的语言是SystemVerilog,这个语言有一个重要特点就是它是面向对象的语言。对于面向对象的语言,想要把代码写得更“牛逼”,其实就绕不开一个概念叫“设计模式”。
杰瑞IC验证
数字IC设计与数字IC验证哪个好?
#验证  #IC设计  #IC验证 
详细解读了数字IC设计与数字IC验证的区别、前景等等
ZYNQ
​数据存储和传输的大小端问题
#验证  #前端 
吃茶叶蛋的时候,你会先磕破鸡蛋比较小的那一端,还是比较大的那一端?
杰瑞IC验证
SV开源库svlib学习
#验证  #sv  #验证 
开源库svlib的学习使用
摸鱼范式
数字芯片设计验证-秋招指南
#求职就业  #求职  #设计  #验证  #攻略 
保姆级备战秋招指南
摸鱼范式
EasySim: 一个简单的仿真脚本 v1.1
#自动化  #验证  #python 
EasySim v1.1版支持: - 切换仿真器irun、xrun、vcs,在conf.json里指定。 - 支持打开Verdi,并支持只打开RTL。 - 增加了options可以仿真fpga代码,支持多顶层。 - 增加了dryrun,只打印最终的cmd,但不运行,方便调试脚本本身的错误。 - 支持灵活的timescale,功能仿真用粗精度,后仿用高精度,支持从conf文件里覆盖timescale。
ExASIC
验证仿真提速系列--SystemVerilog编码层面提速的若干策略
#验证  #SystemVerilog  #UVM 
随着设计复杂度和规模增加,验证平台复杂度跟着增加。验证平台的仿真速度问题成为验证过程中一个重要问题…
杰瑞IC验证
2021年,IC验证还值得转吗?
#验证  #IC验证  #就业  #求职  #芯片  #秋招 
近几年,IC行业成为了就业的热门,国内一线大厂为优秀的应届毕业生开出了40万的年薪,赚足了眼球。对于材料,化学等专业的学生来说,转行IC成为了趋势。就2021年的现状来看,IC验证还值得转吗?
OpenIC
芯片行业哪些人能达到年薪百万?
#求职就业  #验证  #IC验证  #就业  #求职  #芯片  #秋招  #薪资  #前端设计 
芯片行业薪资大揭秘,看看你的上限在哪里!
OpenIC
+vcs+initreg+random、xprop、后仿讨论总结
#验证 
萌新来啦
关于reset的一些做法
#验证 
萌新来啦
由屏蔽某些UVM_ERROR想到的
#验证 
萌新来啦
IC验证工程师高效战斗手册--如何制定高效的验证方案
#验证  #提效 
当我们完成了前期的充分学习,对验证对象有所理解、有了初步验证思路、提取出了验证feature,就到了制定完善具体的验证方案了,验证方案如同作战方案,是行动高效的保证,从作战意识到作战策略,都很重要。如何才能制定出高效的验证方案呢?
杰瑞IC验证
数字IC设计知识结构
#前端  #数字IC知识结构  #前端  #后端  #验证 
IC 定义,芯片各个节点分工,数字IC设计全流程:前端设计 、物理实现 和功能验证,总结知识结构。
FPGA自习室
你真的了解“随机”这两个字意味着什么吗?
#验证  #随机 
你真的了解“随机”这两个字意味着什么吗?“随机”这两个字,隐藏着哪些工作需要做呢?
杰瑞IC验证
芯片可靠性介绍
#前端  #IC验证  #就业  #求职  #芯片  #秋招 
OpenIC
科普 | 人工智能(AI)芯片大乱斗
#前端  #验证  #就业  #求职  #芯片  #秋招  #薪资 
OpenIC
中芯国际Q2财报亮眼,半导体下半年走向何方?
#前端  #IC验证  #就业  #求职  #芯片  #秋招  #薪资 
近日,各大半导体公司纷纷发布了第二季度的财报,而备受瞩目的国内半导体制造领域“一哥”中芯国际也在8月5日公布了财报:第二季度销售收入超13亿美元,毛利率超30.1%,各项财务指标均好于预期。在财报公布后,中芯国际全年营收成长和毛利率上调为约30%。
OpenIC
怎么在sequence中调用agent中的函数以及如何快速实验你的想法?
#验证  #UVM  #SV 
通过本篇文章主要想送给广大验证初学者和爱好者2件礼物:“一条鱼”和“一只鱼竿”。希望大家连吃带拿,开开心心地。
杰瑞IC验证
UVM COOKBOOK学习
#验证  #uvm 
摸鱼范式
验证那些事儿
#验证  #验证 
摸鱼范式
fsdb转vcd的方法
#验证  #fsdb  #vcd 
虽然VCD波形用得很少了,但还是有极少数情况需要。比如给模拟电路做vector,fsdb版本过新打不开,或者单纯没有verdi,或者是为了与开源工具交互……下面介绍了用verdi自带的工具fsdb2vcd来转换VCD的方法。
ExASIC
IC验证工程师高效战斗手册--高效验证平台搭建和冒烟测试要注意什么?
#验证  #提效 
杰瑞IC验证
【资料库】数字ic前端后端验证
#前端  #资料库  #前端  #后端  #验证 
分享一些从网上搜集的数字ic前端后端验证学习资料,内含UVM学习、版图实训、电路设计、Verilog RTL实践、VCS学习、SRAM、Perl、DFT了解,以及一些经验之类的分享
电子狂人
【UVM COOKBOOK】Sequences||Sequence API
#验证  #uvm  #uvm_cookbook 
摸鱼范式
【VCS版】基于UVM的UART验证环境
#验证  #uart  #实战  #uvm 
摸鱼范式
SystemVerilog | UVM | Phase机制基础
#验证  #SystemVerilog  #UVM  #芯片验证 
Phase机制在基于UVM的仿真中尤其重要,它是整个仿真周期中的同步机制。本文将介绍Phase的基础部分,包括Phase的概念、框架和应用实例。
芯片学堂
SystemVerilog | UVM | 深入Phase机制,看懂Phase机制实现原理
#验证  #SystemVerilog  #UVM  #芯片验证 
本文将在前面介绍Phase机制基本内容的基础上,到源代码中去了解Phase机制的实现方式,并且将尽可能以可视化的方式来呈现Phase机制源码的实现逻辑,属于Phase机制进阶篇。
芯片学堂
SystemVerilog中的event到底怎么回事儿
#验证  #event  #triggered 
在SystemVerilog构建测试平台时,经常会用到event来实现多个进程之间的同步处理,例如一个进程处于等待某事件发生,当该事件发生了那么对应的进程将会被执行。但是有时候我们会遇到明明已经触发了事件,为什么对应的进程还处于挂起等待状态呢?该文将示例说明。
硅芯思见
generate常用用法
#验证  #generate 
本文示例generate常用用法
硅芯思见
SVA概述
#验证  #sva 
这里,你可以对SVA有一个快速的了解,但是需要你自己coding下文中示例加深印象
硅芯思见
形式验证与formality基本流程
#验证  #形式验证 
数字ICer
【UVM】 layering sequence for layered protocol
#验证  #UVM 
IC中常见的如PCIe,USB,UFS等都是分层传输的协议。对于这些高速IP,其验证环境通常也采用分层结构,方便扩展和重用。
IC Verification Club
UVM设计模式 (九) 状态模式、Modelling Finite-State Machines in Testbench
#验证  #UVM  #设计模式 
在我们的验证环境中,有时也需要一个组件专门负责FSM的建模;例如验证USB Device DUT时,验证环境需要模拟USB Host的行为;对于USB协议复杂的状态机,使用专门的FSM组件模拟,可以减少组件间的耦合;也可以将FSM组件的状态赋值到virtual interface上,通过波形协助debug;
IC Verification Club
VC Spyglass CDC(二)常见的CDC处理方法
#验证  #VC Spyglass  #CDC 
EDA厂商提供golden的CDC处理单元,Synopsys的Building Block IP提供如下解决方案;
IC Verification Club
SystemVerilog中超级英雄super
#验证  #systemverilog  #super 
SystemVerilog的OOP编程中,经常需要使用super这个关键字,主要用于子类访问父类中的属性和方法。当然并不是在所有情况下都需要使用super,一般情况下如果子类对于父类中的属性或者方法进行overriden,那么此时如果要引用父类中被overriden的属性或者方法时,就需要明示super。
硅芯思见
SystemVerilog中传说的DPI
#验证  #systemverilog  #dpi 
本文示例DPI-C的基本用法
硅芯思见
IC验证学习路线(干货满满!)
#验证  #IC验证  #学习路线  #面试面经  #知识分享 
酒酒总结的IC验证学习路线(附资料,面试面经,IC验证面试常问88道总结,IC面试手撕代码总结,IC设计问题总结)
酒酒聊IC编程
酒酒爆肝80道大厂高频面试题
#验证  #IC验证  #IC设计  #面试面经 
酒酒总结的IC设计问题(比较全面)
酒酒聊IC编程
酒酒拿下四五十万的真实大厂面试经历
#验证  #IC验证  #IC设计  #面试面经 
酒酒提前批面试面经总结(大概30家公司面经总结,zeku,展锐,联发科,华为,寒武纪,地平线,商汤,奥比中光,集创北方。。。。。。)
酒酒聊IC编程
数字IC岗位,HR常问的44个问题
#求职就业  #IC设计  #面试面经  #IC验证 
整理了一些HR面试或者综合面试时,面试官常常问的一些问题,建议大家秋招面试的时候提前看一眼,做到心中有数~
IC媛
关于UVM driver的幕后||你知道get_next_item在哪里吗?
#验证  #UVM  #源码 
我们都知道,driver要和sequencer相连,然后通过seq_item_port接口的get_next_item方法和sequence之间进行交互。 但是,你有没有去查过get_next_item这个方法究竟是哪个类提供的呢?
摸鱼范式II芯片验证之路
安全地启动sequence
#验证  #验证  #建议 
uvm从1.1d到1.2再到IEEE1800.2,有了很多变化。尤其是从1.1d到1.2,在objection的使用上有了一些关键性变化。
摸鱼范式II芯片验证之路
SystemVerilog | UVM | 精讲RAL寄存器模型基础
#验证  #SystemVerilog  #UVM  #芯片验证 
RAL(Register Abstract Layer,寄存器抽象层),通常也叫寄存器模型,顾名思义就是对寄存器这个部件的建模。本文要介绍的内容,包括对UVM寄存器模型的概述,如何构建寄存器模型,以及如何将寄存器模型集成到验证环境中。
芯片学堂
SystemVerilog | UVM | RAL寄存器模型操作图鉴
#验证  #SystemVerilog  #UVM  #芯片验证 
本文将展开介绍寄存器模型访问上的一些话题,包括寄存器域段的成员值、寄存器的前后门访问以及具体各种访问方法图示。
芯片学堂
入行数字IC验证的一些建议
#求职就业  #经验分享  #IC验证 
分享成功入行SoC验证工程师的自学个人经验
ICer消食片
通过一个简单的testbench来初识SystemVerilog
#验证  #验证  #systemverilog 
简单介绍一个由systemverilog搭建的testbench
ICer消食片
低功耗验证笔记:一个UPF低功耗例子
#验证  #验证  #低功耗  #UPF 
通过一个例子介绍UPF文件的编写规范与测试平台的修改
数字验证笔记
低功耗验证笔记:Verdi的Power-Aware Debug
#验证  #验证  #低功耗  #UPF 
介绍如何使用verdi进行低功耗仿真
数字验证笔记
芯片验证需要围绕DUT做什么?
#验证  #验证  #组件  #流程 
深入了解芯片验证workflow!
ICer消食片
SystemVerilog中队列的越界访问
#验证  #SystemVerilog  #queue 
通过示例说明SystemVerilog中的队列越界访问及注意事项
硅芯思见
SystemVerilog中有界无界的队列
#验证  #SystemVerilog  #queue 
示例SystemVerilog中有界和无界队列的使用注意事项
硅芯思见
动态数组的创建不一定非要new[]
#验证  #SystemVerilog  #dynamic_array 
通过示例说明动态数组的一些使用方法
硅芯思见
我的2021秋招经历——IC验证
#验证  #验证  #秋招  #经验分享 
2022届物理专业硕士分享21年秋招转IC验证的经历!
ICer消食片
SystemVerilog | UVM | RAL寄存器模型操作图鉴
#验证  #SystemVerilog  #UVM  #芯片验证 
寄存器模型操作,指的是通过寄存器模型对RTL中寄存器进行读写访问,或者同步寄存器模型与RTL中寄存器的值。本文将展开介绍寄存器模型访问上的一些内容,包括寄存器域段的成员值、寄存器的前后门访问以及具体各种访问方法图示。
芯片学堂
SystemVerilog | 脱离代码谈芯片验证关键指标:覆盖率
#验证  #SystemVerilog  #UVM  #芯片验证 
验证覆盖率(Verification Coverage)的存在是为了试图回答这样一个问题:“你怎么知道验证已经完成?” 实际上,就算验证覆盖率达到了100%,从逻辑上也不能保证当前的验证是完备的。只不过,100%的验证覆盖率,可以让工程团队对即将tape out的芯片增添不少信心。本文将重点厘清覆盖率相关的概念,以及在芯片开发流程中跟覆盖率相关的事项。
芯片学堂
芯片开发必备工具 | 正则表达式(RegularExpression)使用指南
#前端  #SystemVerilog  #UVM  #芯片验证 
在芯片开发过程中,正则表达式的使用非常常见。初次上手晦涩难懂,多用几次爱不释手!本文将概述正则表达式以及实用的匹配规则,并给出使用表达式的辅助工具:CheatSheet和在线测试工具。获取全文高清图片,可在公众号后台直接回复“正则表达式”获得下载链接。
芯片学堂
UVM验证TinyALU项目:1 - Introduction and DUT
#验证  #UVM  #systemverilog  #IC验证 
《The UVM Primer》 是一本UVM的入门书籍,由Ray Salemi编写出版,并且是免费开源的项目,代码可以在GitHub上下载。
ICer消食片
UVM验证TinyALU项目:2 - A Conventional Testbench for the TinyALU
#验证  #UVM  #systemverilog  #IC验证 
在搭建UVM验证环境之前,我们先从SystemVerilog验证平台开始,随后一步一步地过渡到完整的UVM验证平台。
ICer消食片
UVM验证TinyALU项目:3 - Interface and BFM
#验证  #UVM  #systemverilog  #IC验证 
结束interface和BFM
ICer消食片
UVM验证TinyALU项目:4 - Object-Oriented Programming (OOP)
#验证  #UVM  #systemverilog  #IC验证 
介绍SystemVerilog和OOP
ICer消食片
UVM验证TinyALU项目:5 - Classes and Extension
#验证  #UVM  #systemverilog  #IC验证 
介绍class和extend。
ICer消食片
UVM验证TinyALU项目:6 - Polymorphism
#验证  #UVM  #systemverilog  #IC验证 
介绍polymorphism。
ICer消食片
验证仿真提速系列--认识“时间”与平台速度定量分析
#验证  #VCS  #SystemVerilog 
…我们今天围绕“时间”这个主题,首先讨论了验证仿真中的“3个时间”建立了基础认知,接着明确了平台提速到底要提哪个时间?最后以vcs工具举例了怎么收集和分析相关信息…
杰瑞IC验证
SystemVerilog中clocking block中的输入偏差和输出偏差
#验证  #SystemVerilog  #Interface  #Skew 
示例说明SystemVerilig中interfae中clocking block的输入输出偏差
硅芯思见
UVM EVENT那些事
#验证  #UVM  #源码分析 
分析event的用法和注意事项
摸鱼范式II芯片验证之路
SoC Verification Flow
#验证  #SoC  #流程 
ICer消食片
用NanDigits GOF LEC做一致性检查
#验证  #LEC  #EDA 
录了一段视频,来体验一下用NanDigits GOF LEC做LEC。
ExASIC
SystemVerilog中相互“嵌套”的队列和动态数组
#验证  #SystemVerilog  #Queue  #Dynamic array 
本文示例实现队列和数组之间的相互嵌套存储
硅芯思见
2021秋招面经——华为
#验证  #秋招  #求职  #面试  #笔试 
秋招华为面试经验!
ICer消食片
字节内推!薪资40+达不溜!
#求职就业  #秋招  #IC设计验证  #实习  #内推 
字节内推!
Andy的ICer之路
【经验分享】毕业后做了一年验证工程师以后,他有了这些经验
#验证 
摸鱼范式II芯片验证之路
IC研发常用英文术语缩写
#验证  #前端  #后端  #求职就业 
记录一些常用的IC术语
ICer消食片
UVM验证TinyALU项目:7 - Static Methods and Variables
#验证  #验证  #变量  #方法 
UVM验证TinyALU项目第七章
ICer消食片
UVM验证TinyALU项目:8 - Parameterized Class Definitions
#验证  #UVM  #类  #参数化 
UVM验证TinyALU项目第八章: 参数化的类
ICer消食片
SystemVerilog类中方法定义在类外的那些事儿
#验证  #SystemVerilog  #extern  #method 
在SystemVerilog中所有类的方法都可以定义于类内,也可以定义于类外。一般将比较复杂的方法的实现放在类外,这样可以增加代码的可读性,而比较简单的方法在类内实现。本文通过示例说明外部方法使用注意事项
硅芯思见
数字IC合集(超级全面,持续更新)
#验证  #设计  #验证  #总线  #FIFO  #SV  #UVM  #软件  #工具 
初学者必看的合集!
ICer消食片
【知识干货】UVM快速入门教程 | The UVM Primer +ALU项目代码
#验证  #UVM 
简单的UVM项目,带你快速入门
数字IC打工人
跟着IC媛,从零基础开始征服SV
#验证  #自学sv 
IC媛从零开始学SV的一系列记录
IC媛
【AMBA VIP | VC_formal | VCS】EDA docker 镜像使用指南
#FPGA  #eda  #验证  #设计 
带走vcs verdi formal的docker镜像使用指南
摸鱼范式II芯片验证之路
ICer必须知道的35个网站
#求职就业  #设计  #验证  #学习网站  #Verilog  #SV  #UVM  #软件  #工具 
总结IC学习中最高频出现的35个网站!
ICer消食片
SystemVerilog中program提前结束仿真
#验证  #SystemVerilog  #program 
在SystemVerilog中,增加了program...endprogram用于将测试代码集成在其中,从而区分RTL设计代码和测试平台代码在time-slot中执行的区域,其与module...endmodule用法类似,但是还是有些差异,如果使用不当可能会出现一些不期望的问题,本文将主要针对program提前结束仿真的行为与module进行对比说明。
硅芯思见
厌倦了sv/uvm?来看看用python写验证环境
#验证  #cocotb 
本文介绍了cocotb的安装、python tb文件的写法、用xrun仿真cocotb的脚本等,我们来看看体验如何。
ExASIC