IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 文章分类

类别: FPGA(146) 前端(68) 验证(44) 后端(42) 嵌入式(2) 自动化(7) 模拟(8) 求职就业(80) 管理(5) 软件(4) 按月份
验证阶段思考——反馈&升级
#验证 #覆盖率 #风险识别
阿辉说
UVM实战[三]
#验证 #UVM
摸鱼范式
PMP质量保证和质量控制在IC验证中的实践与思考
#管理 #项目管理 #验证 #质量
ExASIC
[十四]Cracking Digital VLSI Verification Interview
#求职就业 #笔试面试 #验证 #UVM
摸鱼范式
UVM实战[二]
#验证 #UVM #Testbench搭建
摸鱼范式
[systemverilog]reg、wire、var和logic傻傻分不清
#验证 #SystemVerilog #语法 #两态四态
数字IC小站
验证阶段思考——“清单思维”
#验证
阿辉说
当我们做后仿时我们究竟在仿些什么
#验证 #后仿
icsoc
SystemVerilog中Assertions
#验证 #断言
数字IC小站
SystemVerilog的一个简单验证demo
#验证 #SystemVerilog #demo
数字IC小站
SystemVerilog和UVM到底是啥关系?
#验证 #SystemVerilog #UVM
数字芯片实验室
啥?100个agent?这个台子怎么搭?
#验证 #UVM
杰瑞IC验证
SystemVerilog面试题(26-30)
#求职就业 #笔试面试 #验证 #SystemVerilog
数字芯片实验室
验证面试攻略专辑
#求职就业 #笔试面试 #验证
摸鱼范式
UVM常考概念题
#求职就业 #笔试面试 #验证 #UVM
数字IC小站
IC验证工程师高效战斗手册
#求职就业 #验证
杰瑞IC验证
用SV写一个蒙哥马利算法的参考模型
#验证 #参考模型 #SystemVerilog
摸鱼范式
[400题]验证工程师面试宝典-完结篇
#求职就业 #笔试面试 #验证
摸鱼范式
IC验证工程师高效战斗手册--提问之道(上篇)
#求职就业 #验证
杰瑞IC验证
AXI总线,关于“贩毒交易”“火车”“马匪”的故事<一>
#前端 #AXI总线 #IC验证 #协议
杰瑞IC验证
谈谈UVM中的Factory机制
#验证 #UVM
数字芯片实验室
Verilog仿真事件队列
#验证 #Verilog
精进攻城狮
你的case真的pass了吗?
#验证 #UVM
杰瑞IC验证
人人都会用到,但是大部分人不清楚是什么的“神秘空间”
#验证 #SystemVerilog
杰瑞IC验证
Systemverilog中的Process(1)--产生进程的方式
#验证 #SV
杰瑞IC验证
IC验证工程师高效战斗手册--接到验证任务与前期高效学习
#验证 #效率 #流程
杰瑞IC验证
我的第一个UVM代码——Hello world
#验证 #UVM
ExASIC
当我们做后仿时我们究竟在仿些什么(四)
#验证 #后仿 #门级仿真
icsoc
我的第二个UVM代码——连接interface
#验证 #UVM
ExASIC
验证工程师经常犯的错误(4)---符号位扩展问题
#验证 #SV
杰瑞IC验证
IC验证工程师高效战斗手册---提问之道(下篇)
#验证 #职场 #效率
杰瑞IC验证
更强、更快、更实用 EpicSim,全球速度最快的开源数字仿真器
#验证 #开源 #EDA
EDAGit开源社区
手把手教你如何使用SV宏
#验证 #SV宏#macro
IC验证分享圈
手把手教你使用条件编译
#验证 #条件编译#macro
IC验证分享圈
我的第三个UVM代码——把testcase与driver分开
#验证 #UVM
在本示例中没有env、agent、sequencer、sequence等组件,属于一个简化的验证环境,主要是由于分步演示的需要。侧面也说明UVM是一个灵活的验证架构,可以根据自己的需要进行裁剪。
ExASIC
你还在用plusargs传递参数吗?来试试这个玩法~
#验证 #UVM #SV
当面对很多验证组件,并且有很多命令行参数需要传递的时候,如何才能简单的实现给这些组件传递命令行参数呢?
杰瑞IC验证
IC验证工程师高效战斗手册--验证feature文档梳理
#验证 #效率 #流程
本文我们一起探讨如何又快又好的梳理验证测试点这个文档?怎样在验证过程中充分使用这个文档?
杰瑞IC验证
SystemVerilog与功能验证方法学
#验证 #FPGA# #UVM#SystemVerilog#
介绍SyetemVerilog与功能验证技术和方法学,为有效提高验证效率找方法。
科学文化人
Win10 WSL + Linux 开源 EDA(三)
#验证 #开源 #EDA
本期介绍一款开源的 VCD 波形查看器。
icsoc
数字系统仿真验证方法 —— 华山论剑
#前端 #数字IC#仿真#验证#IP设计
数字IP/IC仿真验证方法梳理。
SiliconThink
一个加法器的UVM验证平台设计
#验证 #UVM #IC验证 #验证平台搭建
以入门的角度进行一个加法器的UVM验证平台设计
Andy的ICer之路
SystemVerilog中的Process(2)--进程的控制
#验证 #SV
本文主要讲解named block、wait _order、wait _fork、disable、SystemVerilog中的内建process类等
杰瑞IC验证
SV中import和include的区别
#验证 #SV
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,这篇文章主要介绍SV中import和include的区别
Andy的ICer之路
IC验证er一起学点设计模式(1)---单例模式
#验证 #SV #UVM #面向对象
众所周知,目前IC验证行业使用最主流的语言是SystemVerilog,这个语言有一个重要特点就是它是面向对象的语言。对于面向对象的语言,想要把代码写得更“牛逼”,其实就绕不开一个概念叫“设计模式”。
杰瑞IC验证