IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 文章分类

类别: FPGA(219) 前端(118) 验证(66) 后端(54) 嵌入式(3) 自动化(8) 模拟(13) 求职就业(100) 管理(6) 软件(7) 按月份
深入解析dont touch设置
#后端  #SDC 
码农的假期
数字后端面试问题集锦&答案(102~111)
#求职就业  #笔试面试  #后端 
数字芯片实验室
Glitch,Glitch,Glitch
#后端  #STA  #低功耗 
陌上风骑驴看IC
更换ICC2图形界面主题
#后端  #ICC2 
白山头讲IC
论STA | min pulse width
#后端  #STA 
陌上风骑驴看IC
深入解析dont touch设置
#后端  #SDC 
码农的假期
认真check,run脚本不是新手着急的事
#后端  #综合  #脚本  #调试技巧 
数字芯片实验室
TCL技巧:一个超级实用的Debug方法
#自动化  #后端  #综合  #SDC  #TCL  #调试 
白山头讲IC
深入解析dont touch设置
#后端  #SDC 
码农的假期
组合逻辑环 Combinational loop 知多少
#后端  #综合  #代码风格  #组合逻辑循环  #Genus  #LEC  #Innovus 
陌上风骑驴看IC
认真check,run脚本不是新手着急的事
#后端  #综合  #DC 
数字芯片实验室
Uncertainty设置深入解析
#后端  #综合  #SDC 
码农的假期
STA | 哐!一文打尽SOCV / POCV
#后端  #STA 
陌上风骑驴看IC
LVS技巧,不要修改你的rule,有更好的办法
#后端  #PV  #LVS 
白山头讲IC
为什么说ICC和ICC2的后代FC有重登王者的气质?
#后端  #FC  #ICC2  #EDA 
RTL2GDS
isolation cell
#后端  #isolation 
芯灵动
关于Timing Exception
#后端  #综合  #SDC 
码农的假期
ECF :early clock flow
#后端  #综合  #物理综合 
陌上风骑驴看IC
版图ECO的那点事(中)
#后端  #APR  #ECO  #ICC 
艾思后端实现
千万门级芯片到底是多大规模?
#后端  #综合  #工艺  #门  #物理设计 
白山头讲IC
优化时序多阈值灵活应用
#后端  #swap  #vth  #option 
芯灵动
逻辑综合重点解析55题(Design Compiler篇)
#后端  #综合  #DC 
数字芯片实验室
STA | Advanced Waveform Propagation
#后端  #STA  #Timing 
陌上风骑驴看IC
低功耗 | 从综合到PostRoute 功耗的Gap 有多大
#后端  #低功耗 
陌上风骑驴看IC
是时候放弃ICC了
#后端  #ICC  #ICC2 
白山头讲IC
block与top时序差异分析,建议收藏
#后端  #物理设计 
白山头讲IC
DC综合与Tcl语法结构
#后端  #综合  #DC 
数字ICer
时序签核方法学与实战经验
#后端  #STA 
RTL2GDS
P&R | 如何在实现全流程中考虑IR-Drop
#后端  #IR  #PR 
陌上风骑驴看IC
低功耗 | Glitch Power 分析
#后端  #低功耗  #glitch power 
陌上风骑驴看IC
如何看懂congestion map
#后端  #congestion 
白山头讲IC
专题 | 后摩尔时代,SignOff 挑战及解决方案
#后端  #IR  #Power  #新工艺 
陌上风骑驴看IC
专题 | Innovus 2020: 创新,永无止境
#后端  #pr  #innovus 
陌上风骑驴看IC
ICCII中如何保持特定module的port
#后端  #ICCII 
白山头讲IC
跟老驴一起学PR | innovus 数据输入
#后端  #PR  #Innovus 
陌上风骑驴看IC
数字后端面试高频问题
#后端  #数字IC  #后端  #求职  #面试  #芯片物理设计 
数字后端相比于前端门槛较高,但知识技能树非常清晰,包括:data setup、floorplan、placement、cts、routing、DFM、DRC/LVS、ECO等。本公众号推出的专题——“后端面试高频问题”分模块对数字芯片物理设计相关知识点进行了整理,以帮助大家轻松应对数字后端的笔面试。
数字IC剑指offer
标准单元库高度选择
#后端 
标准单元库的选择非常重要,选择一套适合的库,对于芯片时序收敛,物理收敛,以及最终芯片的PPA
白话IC
ETM抽取应该知道的一些细节
#后端 
陌上风骑驴看IC
innovus | dbGet 一文打尽
#后端  #innovus  #dbget 
陌上风骑驴看IC
最简timing signoff checklist
#后端 signoff 
今天我们聊一下timing signoff需要检查哪些内容。列一个最简单的check list。
白话IC
记一次项目中的急中生智
#后端 calibre 
一次项目中的往事
白话IC
DUV光刻机的极限,台积电7nm以下工艺介绍
#后端 
白话IC
EDA要上天了?是的,它上云了。
#后端  #EDA  #IC设计 
白话IC
芯片ECO(一)
#后端  #ECO 
ECO通常包含timing ECO,function ECO,我们本节看看timing ECO。timing ECO通常先将PD设计加载到tempus进行timing signoff分析,通过eco_opt_design等命令fix remaining timing violations,并产生ECO脚本,在innovus中执行ECO脚本后,QRC提取寄生参数, 再次进行tempus时序分析。
全栈芯片工程师
数字IC设计知识结构
#前端  #数字IC知识结构  #前端  #后端  #验证 
IC 定义,芯片各个节点分工,数字IC设计全流程:前端设计 、物理实现 和功能验证,总结知识结构。
FPGA自习室
EDA工具里的功耗分析方法
#后端  #功耗 
优化一定是建立在计算和数据的基础上的,那么对于EDA而言,功耗是怎么算出来的呢?今天,就让小编带领大家一起从EDA的视角,来洞察功耗计算的零零总总。
艾思后端实现
PnR | 2.1 数据准备:LEF、Milkyway、NDM从哪里来?
#后端  #PnR  #PR 
PnR专辑文章
RTL2GDS
【Innovus】总结了十条消除DRC和Antenna的方法
#后端  #Innovus  #DRC  #Antenna 
有时候APR工具并不是那么智能,需要人工干预才能达到满意的效果。本文总结了工作中遇到的Route后DRC、Antenna等问题的几个解决方法。
ExASIC
spef反标没成功,这种情况你肯定没遇到过
#后端 starrc Primetime 
最近遇到了一个spef没有反标成功的案例。首先确认netlist和spef是基于同一套数据产生的,一致性没有问题。其次确认了这些没有反标上的net,都有实际的绕线。这就奇怪了,很多线没有反标上。
白话IC
Cadence Voltus-功耗分析&IR-drop(四)
#后端 
全栈芯片工程师
Cadence Voltus-功耗分析&IR-drop(三)
#后端 
全栈芯片工程师
Cadence Voltus-功耗分析&IR-drop(二)
#后端 
全栈芯片工程师
Cadence Voltus-功耗分析&IR-drop(一)
#后端 
全栈芯片工程师
台积电的工艺好在哪里?
#后端 
比较台积电与umc的工艺
白话IC