IC技术圈专栏
ExASIC
分享数字集成电路中的经验和方法
150
篇文章
2
个合集
0
人关注
公众号：ExASIC
分享数字集成电路设计中的经验和方法。分享让工作更轻松。
公众号二维码
合集
Python在ASIC中的应用
本合集收集了python相关的文章。
40 篇文章
Emacs学习
本合集收集了Emacs相关的文章。
22 篇文章
文章
开源综合工具Yosys中的Verilog Parser
2024-10-25 3638 阅读
修改 删除
开源综合工具Yosys中的Verilog Parser
开源仿真工具Icarus Verilog中的verilog parser
2024-10-25 3069 阅读
修改 删除
iverilog中的verilog parser
开源仿真工具Icarus Verilog中的预处理ivlpp
2024-10-25 2168 阅读
修改 删除
iverilog中的预处理ivlpp
开源仿真工具Icarus Verilog中的命令行参数处理方法
2024-10-25 2288 阅读
修改 删除
iverilog中的命令行参数处理方法
Verilog开源仿真工具Icarus Verilog的工作原理
2024-10-25 4121 阅读
修改 删除
iverilog原理介绍
用python把webp图片转成jpg格式
2024-10-19 2276 阅读
修改 删除
用python把webp图片转成jpg格式
介绍几个用emacs写verilog的好用的插件
2024-10-15 2461 阅读
修改 删除
介绍几个用emacs写verilog的好用的插件，效率翻倍
jinja2模板的循环，第一个或最后一个要特殊处理？
2024-09-30 2052 阅读
修改 删除
用jinja2模板的循环，来特殊处理第一个或最后一个
jinja2模板macro的使用
2024-09-30 2014 阅读
修改 删除
jinja2模板macro的使用的一个例子
jinja2模板自定义filter函数
2024-09-30 2204 阅读
修改 删除
介绍jinja2模板自定义filter函数的方法
xrun从命令行里反标SDF的方法
2024-09-10 4238 阅读
修改 删除
记录xrun从命令行里反标SDF的方法
fsdb波形太大，打开速度慢，甚至打不开，怎么办
2024-09-10 3950 阅读
修改 删除
Debug或者回归时，fsdb波形太大，这里有几个技巧
几种自动生成verilog代码的方法
2024-09-06 3132 阅读
修改 删除
介绍几种自动生成verilog代码的方法
emacs里怎么用正则删除多行文本
2024-08-24 2203 阅读
修改 删除
跨行匹配的方法介绍
The Life of SPICE
2024-08-09 1915 阅读
修改 删除
本资料介绍了SPICE的历史，From 1969年。
linux diff的基本用法介绍
2024-08-02 2379 阅读
修改 删除
linux diff的基本用法介绍，和一些常用的例子
用emacs ediff来对比代码、合并代码
2024-07-22 2706 阅读
修改 删除
emacs ediff对比代码、合并代码的介绍，及常用快捷键
verdi中设置用emacs编辑源代码
2024-07-11 2567 阅读
修改 删除
verdi中设置用emacs编辑源代码的方法
verilog generate for
2024-07-11 2089 阅读
修改 删除
介绍verilog generate for的用法
常见数字IC验证技术介绍
2024-06-22 3474 阅读
修改 删除
数字验证有两种技术，动态仿真和静态形式验证（动态仿真也可以实时用sva来检查）。任何一种验证技术都不能解决全部问题，需要相互补充，发挥每个验证技术的长处，才能在项目中得到最好的效果。