IC技术圈期刊 文章分类

类别: FPGA(294) 前端(168) 验证(126) 后端(78) 嵌入式(7) 自动化(14) 模拟(17) 求职就业(143) 管理(7) 软件(20) 按月份
时钟切换中的glitch
#前端  #时钟切换  #glitch 
数字IC小站
glitch-free clock switching circuit
#FPGA 无毛刺时钟切换 
根究FPGA
门控时钟_Clock Gating
#前端  #门控时钟  #Clock Gating  #功耗 
本次简要讨论数字IP/IC设计中非常成熟的降功耗技术。
数字IC前端设计学习交流
从时钟结构上解决multi clock之间的balance矛盾
#前端  #CTS  #时钟  #结构 
给出了时钟结构设计的一个小方法,能够避免在CTS阶段多时钟之间的balance矛盾,消除CTS-1902警告,有利于减小clock skew,从而加快时序收敛。
IC小迷弟
CDC(一) 总线全握手跨时钟域处理
#前端  #前端  #CDC跨时钟域 
本文以一个总线全握手跨时钟域处理为例解析,单bit和多bit跨时钟处理。这里需要注意是多bit含义比较广泛和总线不是一个概念,如果多个bit之间互相没有任何关系,其实,也就是位宽大于1的单bit跨时钟处理问题,如果多个bit之间有关系,作为一个整体,那么我们就叫做总线。因此,大家常说的“多bit跨时钟处理”也就是总线跨时钟处理。
FPGA自习室
CDC(二) 单bit 脉冲跨时钟域处理
#前端  #CDC跨时钟域 
在设计脉冲同步器电路时有一个易错点,就是少了图中的红色椭圆的D触发器,这会可能导致脉冲同步器同步失败。这是因为脉冲展宽后信号是组合逻辑直接进行了单bit同步器(s2d sync)跨时钟域处理,而组合逻辑输出是有毛刺的,这样单bit同步器可能会采到毛刺导致多采现象。
FPGA自习室
跨时钟域的方法--MCP方式个人理解
#前端  #跨时钟域  #SoC设计 
跨时钟域传输的方式
数字IC小站
ARM Cortex-A7时钟树综合实战分析
#后端  #时钟树综合  #后端实战 
吾爱IC社区是一个专业技术交流和分享数字IC设计与实现技术与经验的高端技术交流社区,目前社区高端已经拥有近1500位高级会员。
吾爱IC社区
时钟门控clock gating
#前端  #低功耗设计  #时钟门控 
时钟是同步数字系统中的周期性同步信号,约占整个系统总功耗的40%。 芯片的中的功耗主要分为两部分:静态功耗(Static Power)和动态功耗(Dynamic Power)。所谓动态功耗,主要是由于信号的翻转从而导致器件内部的寄生RC充放电引起的
FPGA自习室
FPGA时钟篇(三) MRCC和SRCC的区别
#FPGA  #xilinx  #时钟 
7系列的MRCC和SRCC的有何不同?
傅里叶的猫