从目前的创新态势上看，AI技术将逐步融入无线通信系统设计中。本文通过利用MATLAB自带的5G工具箱和升读学习工具箱，通过一个示例，体验通过神经网络训练，实现对插值后的信道进行估计，实验表明，神经网络可以获得更小的MSE信道估计，获得更佳的估计结果，有利于指导B5G时代和6G的基带处理单元设计。

近年来随着智慧安防、生物医疗、汽车电子等强实时性应用开始快速兴起，各类AI模型层出不穷，神经网络结构日益复杂，所需算力也越来越大，这使得神经网络的硬件加速成为近几年的热点研究，不论是工业界还是学术界，AI的硬件加速方案层出不穷，但主要分为FPGA和ASIC两类。 FPGA不像ASIC，可以通过堆叠大量的计算单元来提升板卡算力，所以在FPGA上进行算力提升更受局限，本文将介绍一种基于Xilinx FPGA平台中DSP单元的supertile技术，该技术可以将DSP的计算效率提升两倍。 FPGA不像ASIC，可以通过堆叠大量的计算单元来提升板卡算力，所以在FPGA上进行算力提升更受局限，本文将介绍一种基于Xilinx FPGA平台中DSP单元的supertile技术，该技术可以将DSP的计算效率提升两倍。

AI大模型的热潮不断，预计未来十年，AGI时代即将到来。但目前支撑AI发展的GPU和AI专用芯片，都存在各种各样的问题。那么，在分析这些问题的基础上，我们能不能针对这些问题进行优化，重新定义一款能够支持未来十年AGI大模型的、足够灵活通用的、效率极高性能数量级提升的、单位算力成本非常低廉的、新的AI处理器类型？首先，分析场景的特点，做好软硬件划分；大核少核 or 小核众核；极致扩展性，多层次强化内联交互；AI芯片案例。

近日，在上海浦东国际人才港，IC技术圈与Chip X-Talk共同举办了一期“AI+EDA”的线下活动，邀请了来自国内EDA行业的资深专家、芯片技术网红大V，一起探讨AI+EDA这个话题。

提到自动驾驶AI芯片，其实大家都在抄，那抄的来源是哪里？没错就是--漂亮国。上面图里面是特斯拉的一个自动驾驶AI芯片的架构图，下面的图是英伟达的。

之前的文章SoC入门-3自动驾驶AI芯片框架属于纯技术干货分享，本篇跳出来技术，看看未来AI SoC芯片一些可能的趋势，或许可更好的把握技术的学习和使用。

ECO算法，尤其在功能ECO领域，涉及许多阶段，每个阶段都需要从一组潜在候选结果中选择最佳结果。这些阶段也包括关键点映射（keypoint mapping），算法必须比较参考网表和实现网表之间的数百个关键点对（keypoint pairs），以确定正确的mapping关系。同样，在端口反相检查时，算法必须确定数百个端口的相位是否有反相。这些操作是计算密集型的，不容易并行化，从而导致处理时间很长。这就是AI发挥作用的地方，ai提供了一个解决方案，从历史ECO数据中提取有意义的pattern。通过从过去的决策中学习，AI可以在新决策时提供智能的指导，从而大大提高效率。

HBM是High Bandwidth Memory即高带宽存储器。HBM技术的出现是为了解决传统显存GDDR5面临的带宽低、功耗高（相对HBM）等瓶颈问题。