IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 2021年 第09期

类别: FPGA(14) 前端(3) 验证(2) 后端(6) 嵌入式(0) 自动化(0) 模拟(0) 求职就业(0) 管理(0) 软件(0) 按月份
spef反标没成功,这种情况你肯定没遇到过
#后端 starrc Primetime
最近遇到了一个spef没有反标成功的案例。首先确认netlist和spef是基于同一套数据产生的,一致性没有问题。其次确认了这些没有反标上的net,都有实际的绕线。这就奇怪了,很多线没有反标上。
白话IC
代码不规范会有多惨?
#前端
代码不规范的代价可能是巨大的
IC小迷弟
Xilinx Multiboot实例演示
#FPGA #xilinx #multiboot
实例出发演示Multiboot。
OpenFPGA
数字调制解调技术的MATLAB与FPGA实现:Altera/Verilog版
#FPGA #matlab#数字调制解调
主要包括FPGA实现数字信号处理基础、ASK调制解调、PSK调制解调、FSK调制解调、QAM调制解调,以及扩频通信的设计与实现等内容。
ZYNQ
验证那些事儿
#验证 #验证
摸鱼范式
Vivado HLS 详解以及资料推荐
#FPGA #Vivado#HLS#
本文将为大家学习HLS提供一些讲解以及资料汇总。
ZYNQ
Cadence Voltus-功耗分析&IR-drop(四)
#后端
全栈芯片工程师
Cadence Voltus-功耗分析&IR-drop(三)
#后端
全栈芯片工程师
Cadence Voltus-功耗分析&IR-drop(二)
#后端
全栈芯片工程师
Cadence Voltus-功耗分析&IR-drop(一)
#后端
全栈芯片工程师
Intel/Altera 系列FPGA简介
#FPGA #intel #altera
自从Altera被Intel收购后,似乎放弃了整个中国市场,Altera市场占有率被其他FPGA厂家所侵蚀,国内目前还有一些公司用Altera的FPGA(CPLD居多),所以今天我们再去了解一下Intel FPGA系列产品。
OpenFPGA
【开源】我们和童年的距离,就是一台游戏机-用FPGA DIY一个NES游戏机
#FPGA #NES #DIY #开源
想自己做个nes游戏机嘛(纯硬解,无延时),软硬件开源!
OpenFPGA
常用的雷达信号:基于DDS的线性调频信号的产生
#FPGA #雷达信号 #DDS #
DDS(Direct Digital Synthesizer)技术是一种频率合成方法,其输出频率具有分辨率高、功耗低、频率切换速度快且频率切换时输出信号的相位连续等特点。为此在数字信号处理及硬件实现中有着很重要的作用。本篇带来FPGA设计之基于DDS的线性调频信号的产生。
FPGA技术江湖
雷达信号处理:数字下变频
#FPGA #雷达信号处理 #数字下变频 #simulink #matlab
数字上下变频是雷达系统中两个重要的模块。在雷达发送端,由于天线的长度有限会影响到电磁波的波长,而波长与信号的频率成反比,故在发送端需要使用数字上变频提高信号的频率;而在雷达的接收端若不进行下变频处理,根据奈奎斯特采样定理,需要使用信号频率2倍的采样率才能准确无误的将信号还原出来,对AD采样速率以及后续FPGA处理信号的速率要求非常高,不利于系统设计,故在接收机端先将射频信号下变频到中频信号,再将中频信号下变频到零中频信号,方便后续对信号的处理。本次设计同样是通过在simulink搭建模型并通过matlab仿真得到正确设计后生成IP核的形式来实现数字下变频的功能。
FPGA技术江湖
SATA协议简介
#FPGA #SATA3.0
SATA是一种基于行业标准的串行硬件驱动器接口,以连续串行的方式传输数据,支持热插拔,主要用于SATA主机与大容量存储设备之间的数据传输。
科学文化人
fsdb转vcd的方法
#验证 #fsdb #vcd
虽然VCD波形用得很少了,但还是有极少数情况需要。比如给模拟电路做vector,fsdb版本过新打不开,或者单纯没有verdi,或者是为了与开源工具交互……下面介绍了用verdi自带的工具fsdb2vcd来转换VCD的方法。
ExASIC
高速串行总线设计基础(四)眼图的形成原理
#FPGA #眼图
眼图的测量对于高速串行总线的重要性不言而喻,眼图反映了总线通道环境的优劣,信号的好坏等等,正确的识别眼图是一项基础技能,如果具体识别眼图呢?
FPGA LAB
FPGA设计心得(10)关于行为仿真的一点观点
#FPGA #行为仿真
为了适应不同的仿真平台(并不是说哪个仿真平台错了) ,且本着仿真意义的实际情况,我们不应该在极端的情况下进行仿真,不仅没有意义,而且让人疑惑。
FPGA LAB
Vivado如何计算关键路径的建立时间裕量?(理论分析篇)
#FPGA #时序分析
理论分析VIVADO对建立时间的分析方法,短文
FPGA LAB
Vivado如何计算关键路径的建立时间裕量?(实践篇)
#FPGA # 时序分析
VIVADO对建立时间分析的示例
FPGA LAB
Vivado如何计算关键路径的保持时间裕量?
#FPGA # 时序分析
保持时间
FPGA LAB
SDC 设计
#前端 #SDC #ASIC
ASIC / FPGA SDC 入门、进阶总结
数字电路IC
台积电的工艺好在哪里?
#后端
比较台积电与umc的工艺
白话IC
芯片(IC)在5-10年后还会像现在这样火吗?
#前端 #半导体 #资讯 #芯片 #秋招 #薪资 #前端设计
数字IC设计是一个很大的范畴,很多概念也容易混淆,对于应届生来说,不仅要面对选设计、验证、DFT职位方向问题,同样也要考虑不同芯片的市场前景。
OpenIC
从内存寻址看 FPGA 设计
#FPGA #设计思想和原则
本文的目的不是介绍内存寻址的具体设计,而是想通过内存寻址的设计思想看看对FPGA设计有什么帮助和借鉴。
FPGA开发之路