IC技术圈
致力于建立知识、人的联系
成员列表
期刊
知乎圈子
开源项目
搜索
RSS订阅
视频
EDA在线
首页
成员列表
期刊
知乎圈子(求职咨询、技术问答)
开源项目
搜索
RSS订阅
视频
EDA在线
IC技术圈期刊 文章分类
类别:
FPGA(294)
前端(164)
验证(124)
后端(77)
嵌入式(7)
自动化(14)
模拟(17)
求职就业(140)
管理(7)
软件(19)
按月份
AXI_lite代码简解-AXI-Lite 源码分析
#FPGA
#AXI
#AXI代码分析
OpenFPGA
静态时序分析圣经翻译计划
#前端
#STA
#时序分析
Static Timing Analysis for Nanometer Designs:A Practical Approach
摸鱼范式
如何使用PT对电路进行功耗分析
#前端
#功耗分析
#PT
此公众号主要分享数字IC相关的学习经验,做公众号的目的就是记录自己的学习过程,这篇文章主要介绍如何使用PT对电路进行功耗分析,并提供PT脚本
Andy的ICer之路
FPGA学习视频 | 逻辑分析仪、Signal Tap、Chipchop、Vivado使用
#FPGA
#逻辑分析仪
#Signal Tap
#Chipchop
FPGA零基础学习视频系列之FPGA之逻辑分析仪使用、Quartus Signal Tap、ISE Chipchop、Vivado使用。
FPGA技术江湖
什么是STA静态时序分析,有什么作用?【FPGA/数字IC笔试面试】
#FPGA
#数字IC
#秋招
#sta静态时序分析
STA静态时序分析(Static Timing Analysis)
FPGA探索者
秋招起底
#求职就业
#求职
#调查
#分析
收集了300份调查问卷,分析分析校招学生的背景与期望
摸鱼范式
Vivado如何计算关键路径的建立时间裕量?(理论分析篇)
#FPGA
#时序分析
理论分析VIVADO对建立时间的分析方法,短文
FPGA LAB
Vivado如何计算关键路径的建立时间裕量?(实践篇)
#FPGA
#时序分析
VIVADO对建立时间分析的示例
FPGA LAB
Vivado如何计算关键路径的保持时间裕量?
#FPGA
#时序分析
保持时间
FPGA LAB
UVM EVENT那些事
#验证
#UVM
#源码分析
分析event的用法和注意事项
摸鱼范式II芯片验证之路
FPGA时序分析、约束专题课视频回顾
#FPGA
#FPGA时序分析
#FPGA时序约束
#学习视频
通过对设计的全面时序分析,使您能够对电路性能进行验证,识别时序违规,并推动fitter的逻辑布局,从而满足您的时序设计目标。本视频从基础的数字电路出发,逐步引入时序的概念,了解时序的重要性,理解时序的基本分析方法,掌握时序约束和时序分析的方法。通过对电路的改善,使电路能够满足时序要求。
FPGA技术江湖
【静态时序分析】如何寻找时序路径的起点与终点
#FPGA
#时序分析
如何寻找时序路径的起点与终点
FPGA LAB