IC技术圈专栏
ExASIC
分享数字集成电路中的经验和方法
150
篇文章
2
个合集
0
人关注
公众号：ExASIC
分享数字集成电路设计中的经验和方法。分享让工作更轻松。
公众号二维码
合集
Python在ASIC中的应用
本合集收集了python相关的文章。
40 篇文章
Emacs学习
本合集收集了Emacs相关的文章。
22 篇文章
文章
gvim里调用emacs verilog-mode来自动例化
2025-02-10 2822 阅读
修改 删除
本文介绍了gvim里调用emacs verilog-mode来自动例化的方法
VCS里统计和查看代码覆盖率
2025-02-09 2659 阅读
修改 删除
本文介绍VCS里统计和查看代码覆盖率的方法
emacs里列编辑时填充小数递增序列
2025-02-08 2112 阅读
修改 删除
cua-mode不支持列填充小数序列怎么办？自己写个函数
RUST编程：Hello world
2024-11-10 2071 阅读
修改 删除
RUST编程：Hello world
RUST编程：猜数字游戏
2024-11-10 2166 阅读
修改 删除
RUST编程：猜数字游戏
用python来处理待打印的深色背景图片
2024-11-10 2150 阅读
修改 删除
用python来处理待打印的深色背景图片
用python对比bmp图片
2024-11-10 2133 阅读
修改 删除
用python对比bmp图片
用python读取bmp图片
2024-11-10 2779 阅读
修改 删除
用python读取bmp图片
用python生成bmp图片
2024-11-10 3221 阅读
修改 删除
用python生成bmp图片
用python Pillow来批量缩放图片
2024-11-10 1878 阅读
修改 删除
用python Pillow来批量缩放图片
对列表list进行随机（乱序）排列
2024-11-10 2279 阅读
修改 删除
对列表list进行随机（乱序）排列
在python中如何支持linux管道操作
2024-11-10 2196 阅读
修改 删除
在python中如何支持linux管道操作
使用jinja2的自定义filter来对齐verilog自动例化的端口名字
2024-11-10 2237 阅读
修改 删除
使用jinja2的自定义filter来对齐verilog自动例化的端口名字
用openpyxl读取新版Excel文件xlsx，并判断是否为合并单元格
2024-11-10 2971 阅读
修改 删除
用openpyxl读取新版Excel文件xlsx，并判断是否为合并单元格
自动检测文本文件的编码方式
2024-11-10 2425 阅读
修改 删除
用`chardet`自动检测文本文件的编码方式
用python发邮件（SMTP SSL协议）
2024-11-10 2253 阅读
修改 删除
用python发邮件（SMTP SSL协议）
subprocess在IC验证中的应用
2024-11-10 2220 阅读
修改 删除
`subprocess.Popen`相比于`os.system()`多了很多可控制的参数，用起来更灵活。这里记录两段代码，一段是超时退出仿真，另一段代码是检测到Ctrl-C后自动结束所有的仿真进程。
python的正则（二）：一些高级用法
2024-11-10 2120 阅读
修改 删除
特殊字符、re的几个函数
用Python读Excel文件
2024-11-10 2750 阅读
修改 删除
在IC设计、验证、后端中经常会用Excel来做配置文件、寄存器表、定义后端SDC参数等，不管Excel好不好用，但学习成本低啊。
用python写综合脚本
2024-11-10 2692 阅读
修改 删除
本文写了三个示例，展示了三种综合脚本的写法，供大家可以参考。