Verilog如何实现低功耗设计?