IC技术圈
致力于建立知识、人的联系
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
首页
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
IC技术圈期刊 文章分类
类别:
FPGA(382)
前端(257)
验证(179)
后端(143)
嵌入式(9)
自动化(25)
模拟(25)
求职就业(165)
管理(13)
软件(27)
按月份
你要的FPGA&ASIC面试题船新版本!!!
#求职就业
#笔试面试
#FPGA
#ASIC
硅农
FPGA/ASIC笔试面试题集锦(1)知识点高频复现练习题
#求职就业
#笔试面试
#FPGA/ASIC
FPGA LAB
什么是小黄鸭调试法?
#前端
#ASIC
#FPGA
硅农
如何优化一个设计
#前端
#ASIC
#FPGA
硅农
Verilog如何实现低功耗设计?
#FPGA
#Verilog
#ASIC
硅农
Verilog如何实现低功耗设计?
#FPGA
#ASIC
#FPGA
做芯片第一应该关注的是芯片的PPA(Performance, Power, Area),本篇浅显的部分讨论,第二个 P,Power功耗,在RTL设计中如何做到低功耗设计,对于移动设备续航的十分重要,不要让你的芯片徒增功耗。
硅农
写Verilog如何做到心中有电路?
#前端
#ASIC
#Verilog
学习Verilog的五个阶段 00:心中无电路,代码无电路 01:心中有电路,代码无电路 10:心中有电路,代码有电路 11:心中无电路,代码有电路 00:心中无电路,代码无电路
硅农
Verilog代码设计之时分复用
#FPGA
#ASIC
#Verilog
复用虽好,但也要适时、适度。
硅农
如何写出高覆盖率的Verilog代码?
#前端
#ASIC
#Verilog
芯片前端工程中,测试验证的核心理念:以提高覆盖率为核心。
硅农
AXI协议-写控制逻辑
#前端
#ASIC
#AXI
只写有用的文章。
数字电路IC
ARM系列 -- AXI(一)
#FPGA
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(二)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(三)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(四)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
ARM系列 -- AXI(五)
#前端
#ASIC
#ARM
来看看AXI协议吧
老秦谈芯
如何写出让同事无法维护的Verilog代码?
#前端
#ASIC
#Verilog
对,你没看错,本文就是教你怎么写出让同事无法维护的代码。
硅农
芯片设计之CDC异步电路(三)
#前端
#ASIC
#CDC
二进制码的最高位作为格雷码的最高位;二进制码的高位、次高位相异或得到次高位格雷码;格雷码其余位依此类推;
全栈芯片工程师
SDC 设计
#前端
#SDC
#ASIC
ASIC / FPGA SDC 入门、进阶总结
数字电路IC
做IP设计是一个非常幸福的岗位
#前端
#ASIC
#芯片职场
硅农
数字IC设计中的重要考虑因素
#前端
#IC设计
#ASIC
描述了芯片设计中的时序参数,亚稳态,时钟偏移问题,以及在设计过程中应考虑到面积、速度和功耗的关系。
FPGA算法工程师
IC设计中的多时钟域处理方法总结
#FPGA
#FPGA
#IC设计
#ASIC
#CDC
我们在ASIC或FPGA系统设计中,常常会遇到需要在多个时钟域下交互传输的问题,时序问题也随着系统越复杂而变得更为严重。本文介绍了常用的多时钟域处理方法,多时钟域下控制信号和数据流的同步处理技术。
FPGA算法工程师
FPGA工程师如何进行复杂系统设计?
#FPGA
#FPGA
#ASIC
制定详细的设计方案和系统架构,掌握FPGA信号处理与接口设计方法,做好工程管理和维护,掌握仪器设备的使用和问题排故。
FPGA算法工程师