IC技术圈期刊 文章分类

类别: FPGA(294) 前端(165) 验证(124) 后端(77) 嵌入式(7) 自动化(14) 模拟(17) 求职就业(140) 管理(7) 软件(20) 按月份
为什么推荐使用XPM?
#FPGA  #XPM  #IP 
科学计算technomania
【干货】三小时独家视频详解玩转Vivado IP核秘诀!
#FPGA  #Vivado IP核  #视频 
网络交换FPGA
肝了40张图,搞定千兆以太网,这一篇就够了
#FPGA  #千兆以太网  #TCP/IP  #ZYNQ 
ZYNQ
数字系统仿真验证方法 —— 华山论剑
#前端  #数字IC  #仿真  #验证  #IP设计 
数字IP/IC仿真验证方法梳理。
SiliconThink
【一】基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列
#前端  #RSA  #蒙哥马利  #IP设计 
主要基于FPGA进行相关的硬件设计,也可以采用ASIC,对于硬件初学者来说,是一个很值得学习的地方,包括第八部分相关的加法器的实现;一些算法的硬件实现;一些随机数的产生;抵抗侧信道攻击的算法;SOC相关的AXI总线等;一些密码学的相关知识,如大数模乘、模幂。相关的软件的使用,如Vivado,Verdi,VCS等,语言的掌握,如Verilog,Python,SystemVerilog,C等
摸鱼范式
用户IP加密
#FPGA  #FPGA  #Vivado  #IP封装加密 
目前了解到的vivado生成IP有两种方式,一种是带源文件的自定义IP,封装IP后可以在 IP Catalog 直接调用即可,这种方式综合实现和仿真和直接源文件并差别。另一种是使用综合网表dcp的IP形式,用户看不到源代码这样可以起到保护重要源代码的作用。
FPGA自习室
I + I2C = I3C:这个附加的“I”是什么?
#FPGA  #I3C  #I2C  #MIPI 
MIPI 联盟2018年发布了 I3C(发音为“eye-three-see”)总线规范的第 1 版,这应该是对长期存在的 I2C 和 SPI 协议的改进。与 I2C/SPI 相比,I3C 提供更高的数据速率、更低的功耗和附加功能,例如动态地址分配、主机加入、带内中断。
OpenFPGA
美女程序媛:基于FIR滤波器的带限白噪声的设计
#FPGA  #FIR滤波器  #带限白噪声  #LFSR IP核 
传统的高斯白噪声的产生是将多个m序列通过D/A转换器,然后通过滤波器得到,比较繁琐。本项目将通过线性反馈移位寄存器和FIR滤波器完成。首先通过matlab中wgn函数生成高斯白噪声,并将生成的噪声数据存入到rom中,然后通过LFSR产生m序列伪随机码作为rom地址对噪声数据进行读取增加其随机性,最后将输出的随机噪声通过FIR滤波器得到带限白噪声。
FPGA技术江湖
FPGA数字信号处理:通信类I/Q信号及产生
#FPGA  #数字信号处理  #通信类I/Q信号  #DDIO IP核 
FPGA中利用IP核实现I/Q信号的产生,Quartus中提供了一个IP核为DDIO IP,可供采集高速ADC传入的数据后分成I/Q两路信号。并且通常比数据处理时采用数据截位生成I/Q两路数据方便高效……
FPGA技术江湖