IC技术圈
致力于建立知识、人的联系
成员列表
期刊
知乎圈子
开源项目
搜索
RSS订阅
视频
EDA在线
首页
成员列表
期刊
知乎圈子(求职咨询、技术问答)
开源项目
搜索
RSS订阅
视频
EDA在线
IC技术圈期刊 文章分类
类别:
FPGA(294)
前端(164)
验证(124)
后端(77)
嵌入式(7)
自动化(14)
模拟(17)
求职就业(140)
管理(7)
软件(19)
按月份
数字IC/FPGA:使用带参数的define 宏定义?
#FPGA
#Verilog
#define
#类函数宏定义
最近发现在一些RTL设计中用到了类函数宏定义的方法定义一些参数,在以前的了解中,基于Verilog的开发只能定义常量宏,这是使用system verilog的缘故,因其结合了大部分Verilog 和 C的语法,使得system verilog 在使用时更加灵活,而且可综合的system verilog(sv)是可以替代Verilog的,特别是在简化接口方面。
FPGA自习室
UVM验证TinyALU项目:8 - Parameterized Class Definitions
#验证
#UVM
#类
#参数化
UVM验证TinyALU项目第八章: 参数化的类
ICer消食片
FPGA数字信号处理:通信类I/Q信号及产生
#FPGA
#数字信号处理
#通信类I/Q信号
#DDIO IP核
FPGA中利用IP核实现I/Q信号的产生,Quartus中提供了一个IP核为DDIO IP,可供采集高速ADC传入的数据后分成I/Q两路信号。并且通常比数据处理时采用数据截位生成I/Q两路数据方便高效……
FPGA技术江湖