IC技术圈期刊

IC技术圈

致力于建立知识、人的联系

#前端 #CTS #时钟 #结构

给出了时钟结构设计的一个小方法，能够避免在CTS阶段多时钟之间的balance矛盾，消除CTS-1902警告，有利于减小clock skew，从而加快时序收敛。

#后端 #CTS

为什么需要分段去做时钟树呢？因为在某些情况下，按照传统的方法让每一个clock group单独去balance，如果不做额外干预，时钟树天然是做不平的。比如，某个Macro（硬核IP或特定子模块）内部的寄存器，正常情况下工具无法识别到该寄存器，也无法将时钟和外部寄存器的时钟做平。

#后端 #CTS

本文介绍了IC后端训练营项目cortexa7core使用的Flexible H-tree Flow。

#后端 #CTS

在generate clock的位置设置了skew group，让后面的sink不与master clock下的其他sink balance，紫色的ff就是设置balance points的ff。所以结论就是：insertion delay不会影响同一skew group下的其他sink。

#后端 #CTS

分段长tree让局部sink balance的更好，有利于时序收敛，但传统的分段长tree需要单独写一个sdc去做sub tree再换回原始sdc去长tree，流程繁琐，我整理了一个简单的流程，不需要额外的sdc。