对于前端设计人员，经常会需要一个MUX来对工作模式，数据路径进行明确（explicit）的声明，这个对于中后端工程师下约束也很重要。这里介绍一种巧用的RTL原语，实现MUX的方法。为了在最终网表里边实现确实的MUX，通常有两种方式。1、RTL designer采用了手动实例化(instance)工艺的MUX来实现MUX。但是对于RTL在不同工艺下使用，却造成了一些不便。2、一种使用脚本替换的方法，即在综合elaboration的数据库上进行对标工艺的硬替换（replace），这样也需要一套脚本流程。上述方法可以实现MUX，但是灵活度不是很好，也需要额外的流程和代码量。这里看看DC的解决策略。

艾思后端实现 More

物理综合就是不单纯考虑时序、面积和功耗，还要考虑APR的形状、pin坐标、可用的金属层等物理信息。

iLoveIC More

为什么需要分段去做时钟树呢？因为在某些情况下，按照传统的方法让每一个clock group单独去balance，如果不做额外干预，时钟树天然是做不平的。比如，某个Macro（硬核IP或特定子模块）内部的寄存器，正常情况下工具无法识别到该寄存器，也无法将时钟和外部寄存器的时钟做平。

志芯 More

今天来分享下那些功耗优化方法在数字IC后端实现中的具体应用。我们知道功耗由三部分组成，分别是Dynamic，Short Circuit和Leakage。工艺节点越小越先进，leakage和Dynamic的占比会越高。因此，大家在做具体项目时需要根据自己的process node来重点优化较大比例的那部分功耗。本文详细讨论了几种降低功耗的方法。

吾爱IC社区 More

本文介绍了IC后端训练营项目cortexa7core使用的Flexible H-tree Flow。

吾爱IC社区 More

可测试性设计（Design for Testability）是一种集成电路设计技术。它是一种将特殊结构在设计阶段植入电路的方法，以便生产完成后进行测试，确保检测过后的电子组件没有功能或制造上的缺陷。电路测试有时并不容易，电路的许多内部节点信号在外部难以控制和观测。通过在半导体工艺中添加可测试性设计结构，如扫描链等，并利用自动测试设备执行测试程序，可以在生产完成后立即进行质量检测。有些特定的设备会在其最终产品的组件上加上测试功能，在消费者的使用环境下执行时一并测试。测试程序除了会指出错误信息外，还会一并将测试的日志保留下来，可供设计人员找出缺陷的来源。更简单的说，测试程序会对所有的被测设备输入测试信号，并期待它们给出预期的正确回应。如果被测设备的回应与预期回应一致，则可得知电路正常，否则 即为测试错误。为了方便使用测试程序检测错误，电路设计阶段不可忽视可测试性设计。在可测试性设计的规则确认完善下，可以利用自动测试图样发生器进行更复杂的测试。

志芯 More