如何理解静态时序分析中，OCV模式下的early和late？为什么我想看hold time violation需要用-early，想看setup需要用-late？

这次排障最深的体会是"同一个缺陷，在三个层面有三种表现"：DFTC 少声明了两个 Constant 信号，到了 TetraMAX 是 S1 链阻断，到了门级仿真又变成漫天 X 态。第一层用 add_pi_constraints 打补丁能过 DRC、出 pattern，看似好了，其实只是"TetraMAX 知道了"而"testbench 不知道"——工具内部视图和协议文件不一致，是最隐蔽的坑。另外一点：遇到 X 不要急着看波形大海捞针，先算清楚 X 集中在哪些脚、出现在哪个阶段，再用探针沿控制信号追，两轮就能收敛。

DFT 插入完成后检查网表，发现扫描链并没有按约束复用指定的端口，DC 反而自作主张新加了几个顶层端口……

基于get_lib_pins、get_attribute来获取lib cell的function

利用logger管理innovus的log，抓住重点信息

经过层层抽丝剥茧，我们发现这是一场由 工艺规则（LEF）、通孔生成规则（VIARULE）和硬编码 VIA 定义 三者参数割裂引发的系统性乌龙事件。

tcl里不是任意地方都可以加注释

利用鞋带公式计算多边形面积

用 ::tcl::mathop::+ 对row面积列表求和

irdrop从itf转redhawk tech file

梯形法则数值振铃

三个选项的核心区别，是在仿真精度和速度之间做权衡

info exists ::env(XXX)

timedatectl set-timezone Asia/Shanghai

diff如何忽略"//"注释

介绍virtuoso导出def的方法

记录linux echo $PATH如何分行显示

如何把calibre加到innovus菜单里

换editDelete -regular_wire_with_drc