1、参与制定完整的SoC芯片DFT方案；
2、完成DFT电路设计，包括Scan、Mbist、Bscan、Lbist；
3、完成DFT模式的时序约束，协助完成DFT模式的时序收敛；
4、完成DFT电路的功能验证；
5、参与芯片bring-up调试；
6、参与芯片的良率提升以及故障分析。
1、硕士要求至少2年DFT工作经验，本科要求至少4年DFT工作经验；
2、熟悉DFT电路结构，包括Scan、Mbist、Bscan、Lbist；
3、熟练使用DFT设计工具，具备Spyglass者优先；
4、具备高可靠性或低DPPM芯片DFT设计经验者优先；
5、具备RTL代码编写、验证、综合及静态时序分析经验者优先；
6、富有事业心和团队精神，沟通表达能力良好，良好的英文读写能力。
1、参与SOC/IP DFT(Design-For-Test)架构规划designimplementation.ATPG,pattern.simulatio
n,diagnosis等；
2、根据Diagnosis对CP/FT yield进行分析；
3、研究SOC/IP最先进的DFT设计架构和方法学技术；
4、开发新的DFT流程和in-house方法,并应用到多个SOC/IP；
5、协助解决SOC在DFTimplementation &silicontest过程中遇到的问题。
1、计算机/电子信息工程或相关领域，硕士及以上学历,三年或以上ASIC领域工作经验；
2、熟悉Verilog，熟悉ASIC前端设计的流程；
3、具备可测性设计理论知识和概念；
4、熟悉Synopsys DC/DFTC/TetraMAX/VCS 或Mentor Tessent平台的使用；
5、对ATPG/MBlST diagnosis有经验者，或对Yield分析有经验者是极大的加分项;
6、熟悉脚本语言开发:Makefle/Tcl/Perl/Python等；
7、具备良好的英文交流技巧和Presentation经验对测试技术充满好奇心，勇于承担责任，乐于帮助同事。
1、负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route；
2、负责模块或顶层的时序收敛，形式验证，低功耗检查，功耗分析等;
3、负责模块或顶层的IR/EM分析，DRC/LVS/ESD等；
4、协助完成前后端数据交付检查；
5、负责先进工艺的后端流程开发和优化。
1、微电子、集成电路、计算机、电子工程相关专业硕士及以上学历；
2、3年以上的芯片数字后端设计经验；
3、熟悉 5/7/12/22/28 nm等先进工艺节点，完成过相关工艺的流片；
4、必须有主流Foundry厂家(TSMC, Samsung, SMIC等)的流片经验；
5、熟练使用Cadence/Synopsys的P&R工具，STA/PV signoff 工具；
6、具备模块级或全芯片级从Netlist到GDS2的整个后端流程Tapout经验（Floorplaning, Power，Planning, Placement & Optimization, CTS，Routing，ECO，RC/Spef，STA）；
7、熟悉STA静态时序分析及低功耗设计与分析；
8、具备大规模复杂SOC芯片后端设计经验；做过cpu/ddr等模块优先考虑；
9、熟练使用Tcl/Perl/Shell等常用脚本语言；
10、具备良好的英语读写能力，良好的沟通能力和团队合作精神。
地点：上海/西安
