英国公司VyperCore正在开发一种架构，如嵌入垃圾回收，来提高处理器的性能，并提高处理器的能效。VyperCore在1月份展示了正在仿真中的RISC-V处理器的RTL，并在2024年6月发布RISCV FPGA原型Demo。

VyperCore CEO、联合创始人Russell Haggar说：“我们把复杂且耗时的内存相关计算任务（例如垃圾回收）从软件中分离出来，整合到处理器芯片中。这解决了在后台运行这些任务的昂贵开销，让CPU专注于运行用户的应用程序，而不是其他事情。 现有软件代码无需任何修改，即可运行。我们看到应用程序的运行速度提高了7倍或者更高。”

VyperCore基于RISC-V架构和指令集，修改了一些指令来支持内存分配技术，并对底层处理器架构进行了修改。2024年1月，可以在电脑RTL仿真环境中运行Python代码，表明这种技术允许标准的、未经修改的代码直接在VyperCore的新处理器架构上运行。2024年6月，FPGA原型Demo发布，商业合作伙伴可以在FPGA平台移植代码和衡量加速性能。