SystemVerilog | UVM | Sequence的仲裁和锁定，还有要避开UVM的bug

IC技术圈

致力于建立知识、人的联系

#验证 #UVM #SystemVerilog #Sequence

比较多的干货，也偏保姆级，介绍Sequence之间发生竞争的时候，我们需要或者说可以做些什么，包括如何配置sequence的仲裁算法和优先级、如何让sequence占用sequencer（这个地方UVM 1.2有个bug），以及如何中断sequence的执行。