IC技术圈
致力于建立知识、人的联系
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
首页
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
IC技术圈期刊 文章分类
类别:
FPGA(382)
前端(257)
验证(179)
后端(143)
嵌入式(9)
自动化(25)
模拟(25)
求职就业(165)
管理(13)
软件(27)
按月份
SystemVerilog | UVM | Sequence的仲裁和锁定,还有要避开UVM的bug
#验证
#UVM
#SystemVerilog
#Sequence
比较多的干货,也偏保姆级,介绍Sequence之间发生竞争的时候,我们需要或者说可以做些什么,包括如何配置sequence的仲裁算法和优先级、如何让sequence占用sequencer(这个地方UVM 1.2有个bug),以及如何中断sequence的执行。
芯片学堂