Verilog代码设计之时分复用 | IC技术圈

IC技术圈

致力于建立知识、人的联系

Verilog代码设计之时分复用

Verilog代码设计之时分复用

#FPGA #ASIC #Verilog

复用虽好，但也要适时、适度。