SystemVerilog中关于function、task、automatic、input、output、inout和ref问题