IC技术圈期刊

#验证 #SV

#验证 #SV

#求职就业 #教程 #UVM #SV

#验证 #SV宏 #macro

#验证 #UVM #SV

当面对很多验证组件，并且有很多命令行参数需要传递的时候，如何才能简单的实现给这些组件传递命令行参数呢？

#验证 #SV

本文主要讲解named block、wait _order、wait _fork、disable、SystemVerilog中的内建process类等

#验证 #SV

此公众号主要分享数字IC相关的学习经验，做公众号的目的就是记录自己的学习过程，这篇文章主要介绍SV中import和include的区别

#验证 #SV #UVM #面向对象

众所周知，目前IC验证行业使用最主流的语言是SystemVerilog，这个语言有一个重要特点就是它是面向对象的语言。对于面向对象的语言，想要把代码写得更“牛逼”，其实就绕不开一个概念叫“设计模式”。

#验证 #UVM #SV

通过本篇文章主要想送给广大验证初学者和爱好者2件礼物：“一条鱼”和“一只鱼竿”。希望大家连吃带拿，开开心心地。

#验证 #设计 #验证 #总线 #FIFO #SV #UVM #软件 #工具

初学者必看的合集！

#验证 #SV #task #function

几个简单的例子，加深对function和task的理解。

#验证 #Assertion #断言 #SVA

SystemVerilog中引入的SVA在协议检查和协议覆盖率方面可以发挥重要的作用，它们更接近设计信号，通过将这些断言直接连接到设计，一方面便于管理，另一方面仿真性能可以得到极大的提高。SVA语言本身非常简洁，且提供了很好的时序控制能力。