微信公众号：FPGA技术联盟

业界最专业的FPGA以及数字电路设计公众号，提供了一个FPGA领域的技术交流和信息分享平台。

FPGA知识汇集--FPGA结构(1)

国产化复旦微电子 FMQL45T900 FPGA开发板（ 替代Xilinx ZYNQ ARM+FPGA 7045开发板）

整个FPGA设计的总功耗由三部分功耗组成：1. 芯片静态功耗；2. 设计静态功耗；3. 设计动态功耗。 1、芯片静态功耗：FPGA在上电后还未配置时，主要由晶体管的泄漏电流所消耗的功耗 2、设计静态功耗：当FPGA配置完成后，当设计还未启动时，需要维持I/O的静态电流，时钟管理和其它部分电路的静态功耗 3、设计动态功耗：FPGA内设计正常启动后，设计的功耗；这部分功耗的多少主要取决于芯片所用电平，以及FPGA内部逻辑和布线资源的占用。 所以，前两部分的功耗取决于FPGA芯片及硬件设计本身，很难有较大的改善。可以优化是第3部分功耗：设计动态功耗，而且这部分功耗占总功耗的90%左右，因此所以降低设计动态功耗是降低整个系统功耗的关键因素

对于PCB设计工程师来说，保证足够稳定的系统时序最有效的途径就是尽量减小PCB skew和信号传输的飞行时间，而其它的参数都只和芯片本身的性能有关。实际中经常采取的措施就是严格控制时钟和数据的走线长度，调整合理的拓补结构，并尽可能减少信号完整性带来的影响。然而，即便我们已经考虑的很周全，普通时钟系统的本身的设计瓶颈始终是无法打破的，也就是建立时间的约束，我们在尽可能减少由PCB布线引起的信号延迟之外，器件本身的特性如Tco、Jitter、TSetup等等将成为最主要的制约因素，尽管我们可以通过提高工艺水平和电路设计技术来不断提高数字器件的性能，但得到的效果也仅仅是在一定范围之内提升了系统的主频，在频率超过300MHz的情况下，我们将不得不放弃使用这种普通时钟系统设计。

FMQL100TAI900 主芯片，SDI 视频输入接口，HDMI OUT 视频输出接口，PCIEX4，FMC，千兆以太网接口，TF 卡，USB Uart 接口，JTAG 接口，SFP 接口，SMA，CAN 接口等，适用于 AI 推理，高速数据交换，数据处理，视频处理，以太网通信，工业控制等场景。