MyHDL，体验一下“用python设计电路”

用myhdl写了一个模块，里面有两个计数器：cnt1从0计到9，当cnt1=9时，cnt2从0计到4。不仅可以输出verilog，还可以仿真产生vcd和看波形。