FPGA零基础学习系列：SDR SDRAM 驱动设计

#FPGA #SDR SDRAM #硬件底层驱动设计 #详细教程

设计一个突发长度为2，列选通潜伏期为2的SDR SDRAM的控制器。该控制器共有四部分功能，初始化、刷新、写和读。四部分的执行控制采用一个模块来控制。SDR SDRAM必须要进行初始化，初始化只用执行一次。然后启动一个计时器，等计时器达到后，进行刷新。在刷新的间隔中，根据读写的要求进行读写。四个模块都会对SDR SDRAM的命令线和地址线进行控制，所以输出时，采用多路选择器对齐进行选择输出。

FPGA技术江湖 More