IC技术圈
致力于建立知识、人的联系
管脚约束问题导致生成bit时报错 如何在不重新Implentation情况下生成bit？
管脚约束问题导致生成bit时报错 如何在不重新Implentation情况下生成bit？
#FPGA  #Xilinx  #DCP 
傅里叶的猫 More