SystemVerilog的一个简单验证demo