FPGA设计拦路虎之亚稳态度决定一切（面试必问）

IC技术圈

致力于建立知识、人的联系

#FPGA #亚稳态

亚稳态这种现象是不可避免的，哪怕是在同步电路中也有概率出现，所以作为设计人员，我们能做的是减少亚稳态发生的概率。由于亚稳态而计算出的平均无故障工作时间 (MTBF)。设计人员是否应采取措施减少此类故障发生的机会。