微信公众号：专芯致志er

专注分享芯片设计验证, 芯片资讯, CPU, AMBA, EDA, Linux等知识。

SystemVerilog中引入的SVA在协议检查和协议覆盖率方面可以发挥重要的作用，它们更接近设计信号，通过将这些断言直接连接到设计，一方面便于管理，另一方面仿真性能可以得到极大的提高。SVA语言本身非常简洁，且提供了很好的时序控制能力。

本文介绍了vim的配置、cshell的配置等三个小技巧

状态模式是一种行为设计模式， 让你能在一个对象的内部状态变化时改变其行为， 使其看上去就像改变了自身所属的类一样。

RISC-V旨在支持广泛的定制和专业化。RISC-V的ISA是由一个基本整型ISA和其它对基本ISA的可选扩展组成。每个整型ISA可以使用一个或多个可选的ISA扩展进行扩展。基本整型ISA精选了最小的一组指令，这些指令足以为编译器、汇编器、链接器和操作系统提供足够的功能，它提供了一组便利的ISA和软件工具链骨架，可以围绕它构建更多定制的处理器ISA。基本整型ISA与早期RISC处理器非常类似，除了没有分支延迟槽(branch delay slot)和可选的变长指令编码(Variable-length instruction encoding)。

本文记录一些RISC-V内存操作在不同平台、场景下的使用方式，方便代码在不同平台上的移植。