IC技术圈期刊 2021年 第11期

类别: FPGA(4) 前端(2) 验证(6) 后端(1) 嵌入式(0) 自动化(0) 模拟(1) 求职就业(6) 管理(1) 软件(0) 按月份
SystemVerilog | UVM | Phase机制基础
#验证  #SystemVerilog  #UVM  #芯片验证 
Phase机制在基于UVM的仿真中尤其重要,它是整个仿真周期中的同步机制。本文将介绍Phase的基础部分,包括Phase的概念、框架和应用实例。
芯片学堂 More
SystemVerilog | UVM | 深入Phase机制,看懂Phase机制实现原理
#验证  #SystemVerilog  #UVM  #芯片验证 
本文将在前面介绍Phase机制基本内容的基础上,到源代码中去了解Phase机制的实现方式,并且将尽可能以可视化的方式来呈现Phase机制源码的实现逻辑,属于Phase机制进阶篇。
芯片学堂 More
IC职场说——入职4个月数字IC前端设计师兄感受(篇一)
#求职就业  #数字IC  #就业感受  #建议 
想知道师兄工作后的感受吗?想知道师兄给学弟学妹们什么建议吗?那就赶紧看起来~
IC媛 More
IC职场说——入职4个月数字IC前端设计师兄谈芯片前景(篇二)
#前端  #数字IC  #就业形式  #芯片发展 
你怎么看待芯片的发展?今年特别火,还能火几年?现在转行学数字IC,明年就业形势还明朗吗?
IC媛 More
SystemVerilog中的event到底怎么回事儿
#验证  #event  #triggered 
在SystemVerilog构建测试平台时,经常会用到event来实现多个进程之间的同步处理,例如一个进程处于等待某事件发生,当该事件发生了那么对应的进程将会被执行。但是有时候我们会遇到明明已经触发了事件,为什么对应的进程还处于挂起等待状态呢?该文将示例说明。
硅芯思见 More
generate常用用法
#验证  #generate 
本文示例generate常用用法
硅芯思见 More
SVA概述
#验证  #sva 
这里,你可以对SVA有一个快速的了解,但是需要你自己coding下文中示例加深印象
硅芯思见 More
verilog面试宝典第一弹-FPGA原理
#FPGA  #verilog  #ZYNQ 
最近准备数字IC岗时复习整理的知识点,参考了比较火的fpga面试题,和一些相关知识。
ZYNQ More
【Innovus】做postmask功能ECO需要分几步
#后端  #postmaskeco  #eco 
一般Postmask功能ECO流程分成以下几步:修改RTL和验证、修改网表(LEC)、后端工具里ECO Route。因为是postmask,所以不能加减stdcell,但可以用spare cells来映射。今天重点来介绍在Innovus里实现ECO Route需要怎么操作。
ExASIC More
DE新手如何和DV有效沟通
#管理  #新手成长 
新手成长之路,一点建议
数字IC小站 More
基于 FPGA YOLO 算法的扫描式 SMT 焊点缺陷检测系统
#FPGA #YOLO算法 #焊点缺陷检测 
本作品属于 SMT 工艺检测中的焊点检测领域,可区分良好焊点以及虚焊漏焊、短路、多锡、偏移等缺陷焊点情况。作品可应用于小型的 SMT 贴片厂对批量 PCB 电路的焊点可靠性进行检测,或者电子维修领域对电路板进行辅助分析观察,同样也可在个人开发者对焊接电路的检测,相比传统方法可以大大降低人力和设备成本。
FPGA技术江湖 More
基于 FPGA 多帧融合的智能相机处理系统
#FPGA #FPGA硬件加速 #多帧融合 #图像融合降噪 
本设计可用于手持摄像系统(摄像机、智能手机)图像、视频流的 HDR 处 理,可用于低照度情况下固定监控系统的视频流 HDR 处理,可用于线上直播系统的视频流 HDR 处理。
FPGA技术江湖 More