IC技术圈期刊

#FPGA #高速收发器

本文对64B66B自定义PHY进行了总体仿真和上板测试，验证了高速收发器模块、发送模块、接收模块的功能正确性。设计了测试数据生成模块，用于上板调试和控制尾端掩码信号。顶层模块包含两个高速收发器和自定义PHY层模块，通过光纤回环传输数据。仿真验证了接收端同步模块和收发数据的时序正确性。上板测试中，通过ILA调试信号，测试了不同尾端数据掩码情况下的收发数据，结果表明设计正确。

数字站 More

芯片设计中常提到的flow是什么？

#自动化 #flow

flow可以简单的理解为“流程”，但在不同的芯片设计公司，不同的设计阶段，流程又千变万化，不尽相同。

OpenIC More

中国版星链：“千帆星座”首批组网卫星发射成功！

#资讯 #星链 #卫星

2024年8月6日，这是普通的一天，也是我国卫星通信发展史上极为重要的一天。我国一个由上万颗卫星组成的G60星链即“千帆星座”，首批组网卫星正式拉开发射的序幕。今天下午在14点42分左右，“千帆星座”首批组网卫星在太原卫星发射中心发射，首批卫星以“一箭18星”升空入轨。截止目前，18颗卫星全部成功捕获！

FPGA算法工程师 More

ARM和RISC-V微架构设计汇总

#前端 #CPU

ARM N2、ARM V2、SIFIVE P870、Veyron V1等微架构介绍

亦安的数字小站 More

学习Synposys FusionCompiler_前端01: 介绍

#中端 #综合 #后端

Synopsys FusionCompiler介绍

32768Hz More

探索basic_verilog：一个全面的Verilog和SystemVerilog开源库

#前端 #开源

介绍一个全面的Verilog和SystemVerilog开源库https://github.com/pConst/basic_verilog

芯时代青年 More

【芯片设计】从RTL到GDS（三）：逻辑综合

#中端 #综合

本篇文章给大家讲解逻辑综合相关的内容。

芯时代青年 More

深入理解芯片综合过程中的SDC约束

#中端 #SDC #综合

在设计芯片的过程中，综合是一个关键步骤，它将硬件描述语言（如Verilog或VHDL）转换为门级的网表。为了确保综合后的设计满足性能、面积和功耗等要求，正确设置SDC约束至关重要。

芯想事珹 More

设计模式在芯片验证中的应用——状态

#验证 #设计模式

状态模式是一种行为设计模式，让你能在一个对象的内部状态变化时改变其行为，使其看上去就像改变了自身所属的类一样。

专芯致志er More

优化函数传参，花里胡哨的那种

#验证 #传参

任何编程语言中，函数都是进行功能封装，模块化设计的必备手段之一。在Systemverilog中也不例外，SV中有function和task之分，都属于广义上的函数。在函数的设计和编码规范中，我们往往会尽量减少入参的个数，一方面是为了函数的简洁和可读性，另一方面也是对环境质量和仿真性能有所裨益。此前，在验证环境中看到一个对用户开放的API函数，含有多达6个传递参数。便想着，如何能减少函数传递参数的个数？下面是一些粗浅的见解和尝试，分享如下。

验证芯发现 More

雨一直下，FPGA电子后视镜却噶了

#FPGA #摄像头 #车载 #图像处理

突然想起上半年做的CMS FPGA方案，也是搁置已久，趁及时雨今天和大家分享分享分享吧。CMS电子后视镜的优点，简单总结主要有如下：解决视觉盲区问题，将后视镜几乎45°的视角扩大到几乎180°，提高安全系数。解决后视镜的眩晕效果：后视镜是凸透镜，有图像扭曲现象。解决雨雾天视觉问题，辅助驾驶员的驾驶。解决夜间低照度，以及后车远方灯耀眼的问题。更多的智能驾驶辅助功能，当然这个车机的相机也可以提供。这里我认为最重要的，还是在解决视觉盲区、雨雾天、夜间低照度的驾驶安全问题。

疯狂的FPGA More

IC技术圈期刊 2024年 第08期

IC技术圈期刊 2024年第08期