IC技术圈期刊

浅谈 RISC-V 软件开发生态之 IDE

#嵌入式 #RISC-V #开源生态

一些关于 RISC-V 开发的软件生态相关，主要是关于 RISC-V 的开发 IDE 的一些思考

strongwong More

Verilog代码设计之时分复用

#FPGA #ASIC #Verilog

复用虽好，但也要适时、适度。

硅农 More

从时钟结构上解决multi clock之间的balance矛盾

#前端 #CTS #时钟 #结构

给出了时钟结构设计的一个小方法，能够避免在CTS阶段多时钟之间的balance矛盾，消除CTS-1902警告，有利于减小clock skew，从而加快时序收敛。

IC小迷弟 More

FPGA零基础学习：数字通信中的电压标准

#FPGA #FPGA #数字电路 #电压标准

现在数字通信系统中，I/O电压标准包括早期的TTL标准，CMOS标准，LVTTL标准，LVCMOS标准，RS232，RS485标准以及HSTL(High Speed Transceiver Logic)标准和较新的LVDS（Low-Voltage Differential Signal）等标准。不同的标准支持的器件不同，支持的传输速度不同，支持的噪声容限也不同。从另一个方面来看，I/O标准的进步反映了数字系统的进步。在实际中……

FPGA技术江湖 More

基于FPGA的数字视频信号处理器设计

#FPGA #FPGA #数字视频信号处理 #系统设计

视频信号由一系列连续的图像组成。对视频信号的处理已经成为数字图像处理领域中重要的一部分。例如机器人模式识别的过程就是一个视频信号处理的过程，电视制导导弹识别目标就是充分利用视频信号处理技术不断判断目标是否和预先设定目标图像一致。本篇将讲解如何用 FPGA 技术实现基本的视频信号处理。本篇的例子可以作为各位大侠进行视频信号处理时的一个参考，也可以在这个基础上根据需要进行扩展。

FPGA技术江湖 More

通信系统中的信道编码技术

#FPGA #FPGA #5G #信道编码

通信系统是为了将信源信息高效、可靠地传送到接收端。有扰通信信道的噪声会对传输信息产生干扰，从而可能降低通信可靠性。所以，通信系统设计的中心问题是在随机噪声干扰下如何有效而可靠地传输信息。本文主要介绍了通信系统模型、信道编码发展历程、LDPC码和Polar码，对于信道编码技术做了概述。对于从事相关行业的人员，可进一步深入研究，了解编解码原理，特别是基于FPGA开发出具有自主知识产权的IP功能模块。

科学文化人 More

ARM系列 --中断（一）

#前端 #ARM

探究ARM中断

老秦谈芯 More

ARM系列 -- 中断（二）

#前端 #ARM

探究ARM中断

老秦谈芯 More

ARM系列 -- 中断（三）

#前端 #ARM

探究ARM中断

老秦谈芯 More

IC验证er一起学点设计模式（1）---单例模式

#验证 #SV #UVM #面向对象

众所周知，目前IC验证行业使用最主流的语言是SystemVerilog，这个语言有一个重要特点就是它是面向对象的语言。对于面向对象的语言，想要把代码写得更“牛逼”，其实就绕不开一个概念叫“设计模式”。

杰瑞IC验证 More

基于Verilog的“自适应”形态学滤波算法实现

#FPGA #FPGA #数字图像处理 #形态学滤波

针对不同的使用场景涉及到腐蚀、膨胀、开闭运算等处理，本文实现了一个通用的算法IP，只需要修改模板窗口大小和工作模式（腐蚀or膨胀）参数即可，达到“自适应”目的，避免重复低效的工作。

FPGA自习室 More

从Verilog到SpinalHDL

#FPGA #SpinalHDL

“小家碧玉”未尝不是绝代佳人。

似猿非猿的FPGA More

FF

#FPGA #FDCE #FDRE

瓜大三哥 More

探索Vitis HPC开发之资源导览

#FPGA #Xilinx #Vitis #FPGA #HPC

本文是XUP Vitis的Compute Acceleration教程的内容概览以及部分踩坑记录，希望可以帮助到小伙伴可以在本地体验实现一个计算加速Demo，对Vitis开发优化有个大概的了解。

小白仓库 More

在“芯片庭院”培育一颗多核异构 RISC-V SOC种子

#FPGA #RISC-V #Chisel #FPGA #SOC

简要性的导览chipyard官方手册内容，以及安装开发环境需要注意的的一些地方，最后运行几个简单的官方Demo，希望能对RISC-V有兴趣的小伙伴有所启发帮助

小白仓库 More

跨时钟域那点事儿

#FPGA #SpinalHDL

每一个做数字逻辑的都绕不开跨时钟域处理，谈一谈SpinalHDL里用于跨时钟域处理的一些手段方法。

似猿非猿的FPGA More

ZYNQ架构最全分析

#FPGA #ZYNQ #FPGA #ARM

本文介绍了架构最全分析

ZYNQ More

VSCode:WaveForm在手，时序我有

#FPGA #时序图

从事数字逻辑设计的小伙伴总是要与时序图打交道，这里推荐一款“优雅"的时序图绘制插件：Waveform。

似猿非猿的FPGA More

“最强”硬核游戏机-基于FPGA硬解游掌机样机展示(GameGirl)

#FPGA #硬解 #掌机 #游戏机 #FPGA

“最强”硬核游戏机-基于FPGA硬解游掌机样机展示(GameGirl)，以FPGA为核心实现硬解NES SNES等经典游戏机

OpenFPGA More

FPGA、Zynq 和 Zynq MPSoC简析及架构分析

#FPGA #FPGA #ZYNQ #MPSoc

Zynq MPSoC是Zynq-7000 SoC（之后简称Zynq）的进化版本。Zynq是赛灵思发布的集成PL（FPGA）和PS设计的最早的一代产品。如图2.1所示，在相对较高层次对比了三种器件。Zynq MPSoC的PS部分比Zynq的PS部分面积更大，也更复杂。本章，将介绍这三种器件的特点.

OpenFPGA More

【一】基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列

#前端 #RSA #蒙哥马利 #IP设计

主要基于FPGA进行相关的硬件设计，也可以采用ASIC，对于硬件初学者来说，是一个很值得学习的地方，包括第八部分相关的加法器的实现；一些算法的硬件实现；一些随机数的产生；抵抗侧信道攻击的算法；SOC相关的AXI总线等；一些密码学的相关知识，如大数模乘、模幂。相关的软件的使用，如Vivado，Verdi，VCS等，语言的掌握，如Verilog，Python，SystemVerilog，C等

摸鱼范式 More

“硬件加速方法”第四轮MOOC将于2月26日开放

#前端 EDA #芯片

“芯动力——硬件加速设计方法”是目前MOOC课程中少有的几门讲授工业界主流ASIC、SOC设计技术的课程，于2019年12月在“中国大学MOOC”平台上线，迄今已经完成了三轮授课，选课人数逾6000多人。课程前三轮好评度为4.8星。第四轮课程即将于2月26日开课，欢迎对数字芯片设计与FPGA设计技术感兴趣的同学选课！本轮依然会为成绩最高分的同学送出奖品，具体奖品请后续关注课程公告。

网络交换FPGA More

记一次项目中的急中生智

#后端 calibre

一次项目中的往事

白话IC More

什么是CORDIC算法

#FPGA #FPGA #CORDIC算法

介绍CORDIC算法基本原理、移位-加法算法、伸缩因子推导、在圆坐标系、线性坐标系和双曲线坐标系下的CORDIC公式及统一的通用方程。CORDIC可用于求解三角函数、反三角函数、开方等，在工程中，可用于生成DDS，求解I、Q信号的模及相位。

科学文化人 More

IC技术圈期刊 2021年 第02期

IC技术圈期刊 2021年第02期