IC技术圈
致力于建立知识、人的联系
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
首页
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
IC技术圈期刊 文章分类
类别:
FPGA(382)
前端(257)
验证(179)
后端(143)
嵌入式(9)
自动化(25)
模拟(25)
求职就业(165)
管理(13)
软件(27)
按月份
VCS/XRUN如何创建一个非UVM的简单仿真环境?
#验证
#vcs
#xrun
设计码完代码后,有时候想简单调试一下基本的通路,此时还没有验证资源进来,可以仿照modesim仿真的方法,创建一个.v/.sv的顶层,里面例化DUT,里面加预期激励。下面是VCS/XRUN两种仿真工具最简单的demo,spi_slv.v是待测dut, tb_top.sv为顶层top,例化dut, 里面添加对应的激励。
芯片设计验证