IC技术圈
致力于建立知识、人的联系
成员列表
期刊
专栏
行业快讯
招聘
知识付费
搜索
RSS订阅
EDA在线
成员出版图书
书单
首页
成员列表
期刊
专栏
行业快讯
招聘
知识付费
搜索
RSS订阅
EDA在线
成员出版图书
书单
IC技术圈期刊 文章分类
类别:
FPGA(383)
前端(259)
验证(181)
后端(143)
嵌入式(9)
自动化(26)
模拟(26)
求职就业(165)
管理(13)
软件(28)
按月份
用spinal生成了一个计数器
#前端
#spinalhdl
写verilog不就是时序逻辑和组合逻辑嘛,counter正是一个很好的hello world例子。
ExASIC
【Spinal HDL】:Union使用
#前端
#自动化
#spinalhdl
无论C还是SystemVerilog,都有union的定义。对于像struct、union等特性的使用,可以使代码的可阅读性和简洁性有极大的提升。在软件行业里来讲,Code Review是相对来讲还是比较多的,然而RTL代码中,做Review是一件比较麻烦的事情。SpinalHDL最近几个版本引入了Union,来一块儿看下~
Spinal FPGA