IC技术圈期刊 文章分类

类别: FPGA(382) 前端(257) 验证(179) 后端(143) 嵌入式(9) 自动化(25) 模拟(25) 求职就业(165) 管理(13) 软件(27) 按月份
CDC(一) 总线全握手跨时钟域处理
#前端  #前端  #CDC跨时钟域 
本文以一个总线全握手跨时钟域处理为例解析,单bit和多bit跨时钟处理。这里需要注意是多bit含义比较广泛和总线不是一个概念,如果多个bit之间互相没有任何关系,其实,也就是位宽大于1的单bit跨时钟处理问题,如果多个bit之间有关系,作为一个整体,那么我们就叫做总线。因此,大家常说的“多bit跨时钟处理”也就是总线跨时钟处理。
FPGA自习室
CDC(二) 单bit 脉冲跨时钟域处理
#前端  #CDC跨时钟域 
在设计脉冲同步器电路时有一个易错点,就是少了图中的红色椭圆的D触发器,这会可能导致脉冲同步器同步失败。这是因为脉冲展宽后信号是组合逻辑直接进行了单bit同步器(s2d sync)跨时钟域处理,而组合逻辑输出是有毛刺的,这样单bit同步器可能会采到毛刺导致多采现象。
FPGA自习室
FPGA逻辑设计回顾(6)多比特信号的CDC处理方式之异步FIFO
#FPGA  #CDC 
本文更新了过去对该主题的设计!具体搜我的有关异步FIFO的博客,李锐博恩。
FPGA LAB
FPGA逻辑设计回顾(8)单比特信号的CDC处理方式之Toggle同步器
#FPGA  #CDC 
本文作为本系列CDC的最后一篇吧,作为前几篇有关CDC处理的文章的补充,更多主题可前往我的博客:李锐博恩。
FPGA LAB
DC基础学习(二)Synthesis Flow1
#前端  #综合  #DC 
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(三)Synthesis Flow2
#前端  #综合  #DC 
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(四)综合优化的三个阶段
#前端  #综合  #DC 
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(五)Verilog语言结构到门级的映射1
#前端  #综合  #DC 
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
DC基础学习(六)Verilog语言结构到门级的映射2
#前端  #综合  #DC 
DC基础学习,本系列主要介绍综合相关的知识以及DC工具的使用。
Andy的ICer之路
芯片设计之CDC异步电路(三)
#前端  #ASIC  #CDC 
二进制码的最高位作为格雷码的最高位;二进制码的高位、次高位相异或得到次高位格雷码;格雷码其余位依此类推;
全栈芯片工程师
SDC 设计
#前端  #SDC  #ASIC 
ASIC / FPGA SDC 入门、进阶总结
数字电路IC
【资料库】IC FPGA开发与数字逻辑综合工具实践
#FPGA  #资料库  #UVM  #DFT  #DC  #VCS  #工具实践 
分享关于IC FPGA开发与数字逻辑综合工具的资料,有UVM和DFT的实训课程,DC和VCS的工具实践等,后台自行获取~
电子狂人
VC Spyglass CDC(二)常见的CDC处理方法
#验证  #VC Spyglass  #CDC 
EDA厂商提供golden的CDC处理单元,Synopsys的Building Block IP提供如下解决方案;
IC Verification Club
IC设计中的多时钟域处理方法总结
#FPGA  #FPGA  #IC设计  #ASIC  #CDC 
我们在ASIC或FPGA系统设计中,常常会遇到需要在多个时钟域下交互传输的问题,时序问题也随着系统越复杂而变得更为严重。本文介绍了常用的多时钟域处理方法,多时钟域下控制信号和数据流的同步处理技术。
FPGA算法工程师
RFSoC之XilinxWP509阅读笔记 - 了解射频采样数据转换器的关键参数
#FPGA  #ADC 
在直接采样 RF 设计中,数据转换器的特征通常是 NSD、IM3 和 ACLR 参数,而不是 SNR 和 ENOB 等传统指标。在软件定义无线电和类似的窄带用例中,量化落入感兴趣频段的数据转换器噪声量更为重要;传统数据转换指标不适合这样做。本白皮书首先介绍了传统 ADC 参数(SFDR、SNR、SNDR (SINAD) 和 ENOB)背后的数学关系,并说明了为什么这些指标可以很好地表征宽带应用(例如超外差接收器)中的数据转换器。然后描述了为什么这些指标不适用于不能在其全部奈奎斯特带宽上运行的数据转换器,如在 SDR 等直接射频采样应用中。详细介绍了 NSD、IM3 和 ACLR 的推导和测量。
FPGA and ICer
一篇有趣的文章,关于18bit SAR ADC
#模拟  #ADC 
最近有很多知乎和eetop的小伙伴跑来问是否能辅导今年集创芯海杯的MCU用SAR ADC的赛题。关于这个题目我在不同场合和不下20个业内资深人士讨论过。我们的共同结论是,题目出得太离谱,所以我今天就来说说我对这个题目的看法。首先,我奉上我前些年做MCU时调研MCU里ADC的IP的结果。
模拟IC设计实践
深入理解芯片综合过程中的SDC约束
#中端  #SDC  #综合 
在设计芯片的过程中,综合是一个关键步骤,它将硬件描述语言(如Verilog或VHDL)转换为门级的网表。为了确保综合后的设计满足性能、面积和功耗等要求,正确设置SDC约束至关重要。
芯想事珹