IC技术圈
致力于建立知识、人的联系
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
首页
成员列表
期刊
专栏
招聘
知识付费
搜索
RSS订阅
EDA在线
IC问答
成员出版图书
书单
IC技术圈期刊 文章分类
类别:
FPGA(382)
前端(257)
验证(179)
后端(143)
嵌入式(9)
自动化(25)
模拟(25)
求职就业(165)
管理(13)
软件(27)
按月份
优化函数传参,花里胡哨的那种
#验证
#传参
任何编程语言中,函数都是进行功能封装,模块化设计的必备手段之一。在Systemverilog中也不例外,SV中有function和task之分,都属于广义上的函数。在函数的设计和编码规范中,我们往往会尽量减少入参的个数,一方面是为了函数的简洁和可读性,另一方面也是对环境质量和仿真性能有所裨益。此前,在验证环境中看到一个对用户开放的API函数,含有多达6个传递参数。便想着,如何能减少函数传递参数的个数?下面是一些粗浅的见解和尝试,分享如下。
验证芯发现