IC技术圈
致力于建立知识、人的联系

IC知识图谱

FPGA 前端 验证 后端 自动化 模拟 求职就业 管理
Xilinx面向网络和云加速推出的新产品--Versal Premium
点击阅读

一文掌握FPGA硬件逻辑和数字IC中笔试面试常考的分频问题
点击阅读

为什么推荐使用XPM?
点击阅读

FPGA是网络交换领域的不二选择

Verilog实现--序列检测器、自动饮料售卖机

【集创赛】基于arm处理器的SOC设计【1】

Vivado Tcl 脚本编译工程

影响FPGA时序的进位链(Carry Chain), 你用对了么??

留守在家,如何提升和精进FPGA设计能力?

大家一致避免使用的锁存器为什么依然存在于FPGA中?我们对锁存器有什么误解?

手撕FIFO之FPGA硬件逻辑和数字IC中笔试面试常考的FIFO问题

基于FPGA的直方图拉伸

FPGA设计中大位宽、高时钟频率时序问题调试经验总结

基于FPGA的低延迟实时雷达脉冲压缩处理方法

Verilog几个这样的写法

硬件定制的TOE也是美股频繁熔断的原因之一吗?

动态相位调节(DPA)

最强加密算法?AES加密详解!

影响FPGA时序的进位链(Carry Chain), 你用对了么?

ZYNQ | 学习路线

Vivado中jobs和threads的区别?选择多个jobs能加快实现速度么?

用PyPI来发布FPGA Overlays

业界第一个真正意义上开源100 Gbps NIC Corundum介绍

FIFO阈值设置及深度计算原理

千兆以太网(4):发送——ODDR原语和Wireshark抓包工具

数字IC和FPGA工程师岗位职责和要求

FPGA千兆网UDP通信

你要的FPGA&ASIC面试题船新版本!!!

【干货】八小时超长视频教你掌握FPGA时序约束!

肝了2w字长文,教你如何写好状态机

基于FPGA的伪随机序列发生器设计

xilinx FFT IP的介绍与仿真

【源码实战】你要的时序约束实例演示视频来了!

【干货】三小时独家视频详解玩转Vivado IP核秘诀!

免费共享 | AD936x 相关资料吐血整理

Xilinx 7系列FPGA入门级图像处理-完整版V1

基于FPGA的网口通信设计(完结)

【集创赛】基于arm处理器的SOC设计【2】

肝了40张图,搞定千兆以太网,这一篇就够了

FPGA设计心得(9)基于DDS IP核的任意波形发生器设计

一个小型RISC-V开源处理器核介绍!

FPGA DNA加密

使用SystemVerilog简化FPGA中的接口

什么是小黄鸭调试法?

国产FPGA概况

基于FPGA的数字表示

【重磅干货】手把手教你动态编辑Xilinx FPGA内LUT内容

【经验】一个FPGA工程师的成长之路

接口

FPGA设计心得(11)关于FIFO IP核使用的一点注意事项

FPGA设计心得(10)关于行为仿真的一点观点

【集创赛】arm杯国奖作品推荐--技术文档!

AXI总线详解

揭秘Xilinx FPGA的ECO功能

揭秘Xilinx FPGA的ECO功能

【集创赛】arm杯国奖作品推荐--作品介绍!

Edit Xilinx GTH Transciver base 10GbaseR from 32bits to 16bits

如何优化一个设计

HarmonyOS网址大全以及资料获取(不断更新中......)

非科班出生面试血泪教训

© 2020 IC技术圈的小编们共同所有。