IC技术圈
致力于建立知识、人的联系

IC知识图谱

FPGA 前端 验证 后端 自动化 模拟 求职就业 管理
AXI中WRAP边界计算方式
点击阅读

Verilog代码设计之 “神精匠工”
点击阅读

TCP和UDP
点击阅读

Verilog有什么奇技淫巧?

基于CORDIC的加减乘除及三角函数实现

读书笔记 | Design Rot -1

备战秋招[五]-下

时钟切换中的glitch

“ 一网打尽 ” 二进制、格雷码、独热码编码方式

Verilog实现全并行比较算法

电赛专题 | G题-双路语音同传

【世界读书日】:推荐一本Verilog书籍,让技术面先胜半招

IC前端怎么面?赶紧拿个小本本记下来!附2020最全IC校招薪资!

常见的AXI总线仲裁器概述

RISC-V发展现状

RISC-V资料

如何将算法代码“翻译”成Verilog?

数字IC设计工程师的一天是怎么样的?

Matlab系列之运算符和标点符号的功能介绍

Matlab系列之程序控制

AXI总线,关于“贩毒交易”“火车”“马匪”的故事<一>

Linux下VCS和Verdi的联合仿真

AMBA、AHB、APB、AXI总线介绍及对比

有限域的基本概念和质数、不可分解多项式的搜寻算法

VCS与Verdi的联合仿真

通信协议之uart简析

关于 RISC-V 架构下 RTOS 的一些知识

AXI4协议详解(一)

什么是小黄鸭调试法?

硬件设计之 Distributed Arithmetic 一例

Audio ABC | CD为何是44.1KHz采样率?

从零开始写RISC-V处理器

一种数字delayline的设计方案

AXI4从机写过程的实现

AXI4从机读过程的实现

AXI4总线内存式从机的实现

AXI4总线外设式从机的实现

如何优化一个设计

© 2020 IC技术圈的小编们共同所有。