成员列表
期刊
专栏
活动
招聘内推
知识付费
开源项目
搜索
RSS订阅
视频
EDA在线
IC问答
成员出版图书
书单
CEF102
首页
成员列表
期刊
专栏
活动
招聘内推
知识付费
开源项目
搜索
RSS订阅
视频
EDA在线
IC问答
成员出版图书
书单
CEF102
IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 2021年 第12期
类别:
FPGA(9)
前端(11)
验证(13)
后端(6)
嵌入式(0)
自动化(3)
模拟(0)
求职就业(10)
管理(0)
软件(1)
按月份
芯片片上SRAM存储概略及生成使用实践 (中)
#后端
#SRAM
#DFT
#MBIST $MBISR
SRAM的除过主要的memory array意外,还可以包含可更多可测性的支持和扩展
艾思后端实现
More
用Python解决Verilog网表转CDL大小写重名的问题
#自动化
#python
#后端
在用calibre v2lvs把APR网表转CDL时是不是经常遇到下图的情况?这是CDL不区分大小写的原因。最常见的解决方法就是写脚本替换。我们注意到log里warning非常有规律:Duplicate port/net name "xxx" found in module "xxx",这样我们可以用正则提取net和module名字。
ExASIC
More
用Python写一个stdcell library的parser
#自动化
#python
#后端
用正则写一个简单的stdcell library的parser。对于多行的文本,设置标志位,在区间里进行正则匹配,可以提高准确性和效率。
ExASIC
More
用Python提取Verilog网表层次和实例化关系
#自动化
#python
#后端
我们知道Verilog网表文件很大,小的也有几十M、几百M,但Verilog网表没有形为级描述,只剩下stdcell和macro的实例化。本文用python正则实现了网表实例化关系提取。总结:正则不难,难的是善于总结和灵活应用。定义合理的数据存储结构也是非常重要的,后续操作会简便很多。
ExASIC
More
与门变或门,或门变与门
#前端
#后端
掌握常见逻辑门的等价变换是手工做网表ECO重要技能。比如,与门和或门的互换、与/或跟选择器的互换、DFF的SET和RESET互换、DFF上升沿和下降沿的互换等。下面介绍与门和或门的互换方法。
ExASIC
More
写不好的SDC约束
#后端
#综合
#sdc约束
sdc约束中的不常见问题记录一下
数字IC小站
More