IC技术圈
致力于建立知识、人的联系
IC技术圈期刊 2021年 第08期

类别: FPGA(9) 前端(14) 验证(3) 后端(1) 嵌入式(0) 自动化(0) 模拟(2) 求职就业(2) 管理(0) 软件(1) 按月份
使用Verdi的小技巧(三)
#前端 #EDA工具 #Verdi
数字信号在Verdi中的模拟化呈现。
icsoc
中芯国际Q2财报亮眼,半导体下半年走向何方?
#前端 #IC验证 #就业 #求职 #芯片 #秋招 #薪资
近日,各大半导体公司纷纷发布了第二季度的财报,而备受瞩目的国内半导体制造领域“一哥”中芯国际也在8月5日公布了财报:第二季度销售收入超13亿美元,毛利率超30.1%,各项财务指标均好于预期。在财报公布后,中芯国际全年营收成长和毛利率上调为约30%。
OpenIC
在西安从事研发是什么样的体验?
#求职就业 #经验分享 #西安
我总结了下,我们大概借着下面几个话题展开了对西安的看法
ZYNQ
模拟电路设计的一些经验分享
#模拟 #经验分享
模拟电路的设计是工程师们最头疼,但也是最致命的设计部分。尽管目前数字电路、大规模集成电路的发展非常迅猛,但是模拟电路的设计仍是不可避免的,有时也是数字电路无法取代的
ZYNQ
系统设计精选 | 基于FPGA的单目内窥镜定位系统设计(附代码)
#FPGA #FPGA图像处理 #FPGA高速信号采集 #医疗设备FPGA应用
本篇将基于FPGA平台,以图像处理结合信号采集原理,实现医生在做心脏模拟手术操作导管的过程中,不需要观察心脏内部情况,即可获取导管头在心脏内部信息的功能,采用内窥镜摄像头采集视频和并对导管头进行跟踪定位,信号采集技术可将采集到的导管头在心脏内部触碰区域的信号采集出来送到专业医用仪器,进行心脏3D建模。本设计的实现对医院培养的经验少的医生尽快掌握心脏手术操作流程很有价值,未来将可以培养更多从事心脏手术工作的医学专业毕业的学生或刚刚从事这个行业的社会医生。
FPGA技术江湖
系统设计精选 | 基于FPGA的直接扩频通信系统设计(附代码)
#FPGA #扩频通信 #直接序列扩频通信 #M序列 #汉明码
直接序列扩频通信是将带传输的二进制信息数据用高速的伪随机码(PN 码)直接调制,实现频谱扩展后传输,在接收端使用相逆方式进行解扩,从而可以恢复信源的信息。最能体现扩频通信的特点就是它具有优异的抗干扰能力。所以它常常被运用于一些干扰性很强的通信领域中。比如无线通信。本篇适用于有一定通信基础的学习者,本篇使用的理论不仅仅是扩频通信。为了便于学习,本篇只把设计中使用的理论进行说明讲解。包括扩频通信、m 序列的产生、汉明码和补充说明,各位大侠可依据自己的需要进行阅读,参考学习。
FPGA技术江湖
Zynq-7000系列时钟介绍
#FPGA #ZYNQ
PS 时钟子系统生成的所有时钟均来自三个可编程PLL 之一:CPU、DDR 和 I/O,这些 PLL 中的每一个都与 CPU、DDR 和外围子系统中的时钟关联。
ZYNQ
SD-FEC硬核在5G-JNR中的使用方法
#FPGA #5G #LDPC
本文主要描述如何应用Xilinx的SD-FEC集成块硬核资源,进行5G-NR 通信系统PDSCH和PUSCH信道编解码开发。主要从SD-FEC集成块硬核特性、配置流程和注意事项等进行说明。
科学文化人
5G系统架构设计与NR思维导图
#FPGA #5G #系统架构
本文总结梳理5G-NR系统架构,L1、L2、L3功能框架,便于5G系统相关人员快速熟悉整体架构设计,了解关键技术标准和实现方法。
科学文化人
怎么在sequence中调用agent中的函数以及如何快速实验你的想法?
#验证 #UVM #SV
通过本篇文章主要想送给广大验证初学者和爱好者2件礼物:“一条鱼”和“一只鱼竿”。希望大家连吃带拿,开开心心地。
杰瑞IC验证
芯片设计:预取FIFO的Verilog硬件实现
#前端 #芯片设计 #FWFT #FIFO
在原有的FIFO的基础上增加使能控制器和输出寄存器单元也就是FWFT Adapt逻辑 。其中使能控制器完成普通FIFO和FWFT FIFO 的rd和empty的转换。输出寄存器则是直接连接FIFO/RAM输出的数据作为最终FWFT FIFO的读数据rdata。
FPGA自习室
数字IC/FPGA:使用带参数的define 宏定义?
#FPGA #Verilog #define #类函数宏定义
最近发现在一些RTL设计中用到了类函数宏定义的方法定义一些参数,在以前的了解中,基于Verilog的开发只能定义常量宏,这是使用system verilog的缘故,因其结合了大部分Verilog 和 C的语法,使得system verilog 在使用时更加灵活,而且可综合的system verilog(sv)是可以替代Verilog的,特别是在简化接口方面。
FPGA自习室
锁相环还可以这么着理解,不会吧
#模拟 #锁相环 #思想
芯启示
Verilog数字系统基础设计-CRC
#FPGA #CRC #数字系统
CRC(Cyclic Redundancy Check,循环冗余校验)是数据帧传输中常用的一种差错控制编码方式,针对要发送的数据帧,使用一些特定的多项式可以计算出CRC校验结果,CRC校验结果和原始数据一起传输到接收端
OpenFPGA
秋招总结篇(2)——专业外的思考
#求职就业 #秋招
秋招进行时,聊点专业以外的
数字设计课堂
【官方推荐】学习Zynq-7000的入门书单
#FPGA #ZYNQ #入门
根据选用的芯片型号和应用领域的不同,读者可以适当裁减
OpenFPGA
SOC设计之RapidIO总线
#前端 #总线
数字ICer
Library Compiler .lib转.db
#前端 #Library Compiler
全栈芯片工程师
SOC设计之PCIe总线
#前端 #总线
数字ICer
SOC设计之SPI总线
#前端 #总线
数字ICer
SOC设计之I2C总线
#前端 #总线
数字ICer
AXI总线知多少?
#前端 #AMBA总线
芯片设计工程师
ARM系列 -- CHI(一)
#前端 #ARM #CHI
一起来研究CHI协议
老秦谈芯
ARM系列 -- CHI(三)
#前端 #ARM #CHI
一起来研究CHI协议
老秦谈芯
ARM系列 -- CHI(四)
#前端 #ARM #CHI
一起来研究CHI协议
老秦谈芯
ARM系列 -- CHI(五)
#前端 #ARM #CHI
一起来研究CHI协议
老秦谈芯
跨时钟域的方法--MCP方式个人理解
#前端 #跨时钟域 #SoC设计
跨时钟域传输的方式
数字IC小站
【Innovus】总结了十条消除DRC和Antenna的方法
#后端 #Innovus #DRC #Antenna
有时候APR工具并不是那么智能,需要人工干预才能达到满意的效果。本文总结了工作中遇到的Route后DRC、Antenna等问题的几个解决方法。
ExASIC
UVM COOKBOOK学习
#验证 #uvm
摸鱼范式
Verdi使用技巧,逆转时空!
#软件 #verdi
摸鱼范式
从寄存器结构理解setup和hold time
#FPGA #STA #setup #hold
从底层结构理解setup和hold
IC小迷弟