硅农 | IC技术圈

IC技术圈

致力于建立知识、人的联系

IC技术圈期刊文章分类

类别： FPGA(364) 前端(228) 验证(168) 后端(128) 嵌入式(9) 自动化(21) 模拟(23) 求职就业(163) 管理(11) 软件(26) 按月份

微信公众号：硅农

分享数字IC前端设计、FPGA相关知识。总结、记录自己的学习过程，一个硅农的进阶之路。

Verilog代码设计之 “神精匠工”

#前端 #Verilog

连续两个月996是一种什么样的体验？

#管理 #研发管理 #效率 #加班

Verilog几个这样的写法

#FPGA #Verilog

Verilog有什么奇技淫巧？

#前端 #Verilog

你要的FPGA&ASIC面试题船新版本！！！

#求职就业 #笔试面试 #FPGA #ASIC

如何将算法代码“翻译”成Verilog？

#前端 #Verilog

数字IC设计工程师的一天是怎么样的？

#求职就业 #前端

什么是小黄鸭调试法？

#前端 #ASIC #FPGA

如何优化一个设计

#前端 #ASIC #FPGA

Verilog如何实现低功耗设计？

#FPGA #Verilog #ASIC

Verilog如何实现低功耗设计？

#FPGA #ASIC #FPGA

做芯片第一应该关注的是芯片的PPA（Performance， Power， Area），本篇浅显的部分讨论，第二个 P，Power功耗，在RTL设计中如何做到低功耗设计，对于移动设备续航的十分重要，不要让你的芯片徒增功耗。

写Verilog如何做到心中有电路？

#前端 #ASIC #Verilog

学习Verilog的五个阶段 00：心中无电路，代码无电路 01：心中有电路，代码无电路 10：心中有电路，代码有电路 11：心中无电路，代码有电路 00：心中无电路，代码无电路

Verilog代码设计之时分复用

#FPGA #ASIC #Verilog

复用虽好，但也要适时、适度。

如何写出高覆盖率的Verilog代码？

#前端 #ASIC #Verilog

芯片前端工程中，测试验证的核心理念：以提高覆盖率为核心。

如何写出让同事无法维护的Verilog代码？

#前端 #ASIC #Verilog

对，你没看错，本文就是教你怎么写出让同事无法维护的代码。

做IP设计是一个非常幸福的岗位

#前端 #ASIC #芯片职场

RV双周报：谷歌公布RISC-V安卓计划，新思全面转向RV架构(第70期-20231115)

#资讯 #RISCV #期刊

谷歌方面最近公布了一系列Android平台对于开源架构RISC-V的未来支持计划；RISC-V服务器芯片设计厂商Ventana Micro Systems发布了其第二代服务器CPU——Veyron V2；DynamoRIO是性能优化工程师常用的剖析工具之一，能够以较低的开销抓取软件运行的 workload 并进行修改，常被用于指导 CPU 的设计空间探索、程序优化、安全分析等领域，包括华为、Google等国内外知名企业均在使用

硅农亚历山大