IC技术圈
致力于建立知识、人的联系
成员列表
期刊
知乎圈子
开源项目
搜索
RSS订阅
视频
EDA在线
首页
成员列表
期刊
知乎圈子(求职咨询、技术问答)
开源项目
搜索
RSS订阅
视频
EDA在线
IC技术圈期刊 文章分类
类别:
FPGA(294)
前端(164)
验证(124)
后端(77)
嵌入式(7)
自动化(14)
模拟(17)
求职就业(140)
管理(7)
软件(19)
按月份
SystemVerilog中的event到底怎么回事儿
#验证
#event
#triggered
在SystemVerilog构建测试平台时,经常会用到event来实现多个进程之间的同步处理,例如一个进程处于等待某事件发生,当该事件发生了那么对应的进程将会被执行。但是有时候我们会遇到明明已经触发了事件,为什么对应的进程还处于挂起等待状态呢?该文将示例说明。
硅芯思见
generate常用用法
#验证
#generate
本文示例generate常用用法
硅芯思见
SVA概述
#验证
#sva
这里,你可以对SVA有一个快速的了解,但是需要你自己coding下文中示例加深印象
硅芯思见
SystemVerilog中超级英雄super
#验证
#systemverilog
#super
SystemVerilog的OOP编程中,经常需要使用super这个关键字,主要用于子类访问父类中的属性和方法。当然并不是在所有情况下都需要使用super,一般情况下如果子类对于父类中的属性或者方法进行overriden,那么此时如果要引用父类中被overriden的属性或者方法时,就需要明示super。
硅芯思见
SystemVerilog中传说的DPI
#验证
#systemverilog
#dpi
本文示例DPI-C的基本用法
硅芯思见
SystemVerilog中队列的越界访问
#验证
#SystemVerilog
#queue
通过示例说明SystemVerilog中的队列越界访问及注意事项
硅芯思见
SystemVerilog中有界无界的队列
#验证
#SystemVerilog
#queue
示例SystemVerilog中有界和无界队列的使用注意事项
硅芯思见
动态数组的创建不一定非要new[]
#验证
#SystemVerilog
#dynamic_array
通过示例说明动态数组的一些使用方法
硅芯思见
SystemVerilog中clocking block中的输入偏差和输出偏差
#验证
#SystemVerilog
#Interface
#Skew
示例说明SystemVerilig中interfae中clocking block的输入输出偏差
硅芯思见
SystemVerilog中格式化输出域宽(field width)如何设置
#前端
#SystemVerilog
#Field Width
在使用$display等方法格式化显示数据时,经常需要指定显示数据的对齐方式,一般情况下会在百分号(%)和指定基数之间通过指定域宽(field width)实现要显示数据的对齐格式。本文将示例field width在格式化显示中的使用方法。
硅芯思见
SystemVerilog中相互“嵌套”的队列和动态数组
#验证
#SystemVerilog
#Queue
#Dynamic array
本文示例实现队列和数组之间的相互嵌套存储
硅芯思见
SystemVerilog类中方法定义在类外的那些事儿
#验证
#SystemVerilog
#extern
#method
在SystemVerilog中所有类的方法都可以定义于类内,也可以定义于类外。一般将比较复杂的方法的实现放在类外,这样可以增加代码的可读性,而比较简单的方法在类内实现。本文通过示例说明外部方法使用注意事项
硅芯思见